HYMD564G726CFP8N-D43 Datasheet, PDF(4/23 Page) Hynix Semiconductor

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

HYMD564G726CFP8N-D43 Datasheet, PDF (4/23 Pages) Hynix Semiconductor – 184pin Registered DDR SDRAM DIMMs

◁

184pin Registered DDR SDRAM DIMMs

FUNCTIONAL BLOCK DIAGRAM

512MB, 64Mb x 72 ECC Registered DIMM: HYMD564G726CFP8N

/ R S0

D Q S0

D M0

DQ00

DQ01

DQ02

DQ03

DQ04

DQ05

DQ06

DQ07

D Q S1

DM1

DQ08

DQ09

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

D Q S2

DM2

DQ16

DQ17

DQ18

DQ19

DQ20

DQ21

DQ22

DQ23

D Q S3

DM3

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

D Q S8

DM8

C B0

C B1

C B2

C B3

C B4

C B5

C B6

C B7

I/ O 0

I/ O 1

I/ O 2

I/ O 3

I/ O 4

I/ O 5

I/ O 6

I/ O 7

/CS

DQS

I/ O 0

I/ O 1

I/ O 2

I/ O 3

I/ O 4

I/ O 5

I/ O 6

I/ O 7

/CS

DQS

I/ O 0

I/ O 1

I/ O 2

I/ O 3

I/ O 4

I/ O 5

I/ O 6

I/ O 7

/CS

DQS

I/ O 0

I/ O 1

I/ O 2

I/ O 3

I/ O 4

I/ O 5

I/ O 6

I/ O 7

/CS

DQS

I/ O 0

I/ O 1

I/ O 2

I/ O 3

I/ O 4

I/ O 5

I/ O 6

I/ O 7

/CS

DQS

D Q S4

DM4

DQ32

DQ33

DQ34

DQ35

DQ36

DQ37

DQ38

DQ39

D Q S5

DM5

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

D Q S6

DM6

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

D Q S7

DM7

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

/CS

DQS

I/ O 0

I/ O 1

I/ O 2

I/ O 3

I/ O 4

I/ O 5

I/ O 6

I/ O 7

/CS

DQS

I/ O 0

I/ O 1

I/ O 2

I/ O 3

I/ O 4

I/ O 5

I/ O 6

I/ O 7

/CS

DQS

I/ O 0

I/ O 1

I/ O 2

I/ O 3

I/ O 4

I/ O 5

I/ O 6

I/ O 7

/CS

DQS

SCL

Serial PD

WP A0 A1 A2

SA0 SA1 SA2

SDA

VDDSPD

VDDQ

VDD

VREF

VSS

V D D ID

Serial PD

D O-D8

S tra p: s e e N o te4

BA0- BA1

A0-A 13

/ RAS

/ CAS

CKE

/WE

/ R S0-> / C S O : S D R A M s D0- D 8

R B A0- R B A1- > : B A0-> B A 1 : S D R A M s D0- D 8

R A0- R A 1 3- > : A 0-> A 1 3 : S D R A M s D0- D 8

/ R R A S- >/ R A S : S D R A M s D0- D 8

/ R C A S- >/ C A S : S D R A M s D0- D 8

R C K E O-> C K E : S D R A M s D0- D 8

/ R W E-> W E : S D R A M s D0- D 8

PCK

/ PCK

/ RESET

C K O , / C K O ------P L L*

* W ire p e r C lo c k L o a d in g T a b/leW irin g D ia g ra m

Note :

1 . D Q-to-I/O w iring m ay be changed w ithin a byte.

2 . D Q/ D Q S/ D M/ C K E/ S re la tio n s h ip s m u s t b e m a in ta in e d

a s s h o w n.

3 . C B / D Q / D Q S re s is to rs s h o u ld b e 3 3 O h m s.

4 . V DD ID s tra p c o n n e c tio n s ( fo r m e m o ry d e v ic e VD D , V D DQ ) :

STRAP OUT ( OPEN) : VDD = VDDQ

S TR A P IN (VSS ) : VDD â VDDQ

5 . SDRAM placem ent alternates betw een the back and

front sides of the DIM M .

6 . A d d re s s a n d c o n tro l re s is to rs s h o u ld b e 2 2 O h m s.

Rev. 1.4 / Aug. 2006

▷