HYMD264G726B4-M Datasheet, PDF (3/16 Pages) Hynix Semiconductor – Registered DDR SDRAM DIMM

HYMD264G726B(L)4-M/K/H/L
FUNCTIONAL BLOCK DIAGRAM
VSS
/RCS0
DQS0
DQ0
DQ1
DQ2
DQ3
DQS1
DQ0
DQ1
DQ2
DQ3
DQS2
DQ8
DQ9
DQ10
DQ11
DQS3
DQ16
DQ17
DQ18
DQ19
DQS4
DQ24
DQ25
DQ26
DQ27
DQS5
DQ32
DQ33
DQ34
DQ35
DQS6
DQ40
DQ41
DQ42
DQ43
DQS7
DQ48
DQ49
DQ50
DQ51
DQS8
CB0
CB1
CB2
CB3
/CS0
BA0-BA1
A0-A12
/RAS
/CAS
CKE0
/WE
PCK
/PCK
DQS /CS DM
I/O 0
I/O 1
I/O 2
D0
I/O 3
DQS /CS DM
I/O 0
I/O 1
I/O 2
D1
I/O 3
DQS /CS DM
I/O 0
I/O 1
I/O 2
D2
I/O 3
DQS /CS DM
I/O 0
I/O 1
I/O 2
D3
I/O 3
DQS /CS DM
I/O 0
I/O 1
I/O 2
D4
I/O 3
DQS /CS DM
I/O 0
I/O 1
I/O 2
D5
I/O 3
DQS /CS DM
I/O 0
I/O 1
I/O 2
D6
I/O 3
DQS /CS DM
I/O 0
I/O 1
I/O 2
D7
I/O 3
DQS /CS DM
I/O 0
I/O 1
I/O 2
D8
I/O 3
DQS9
DQ4
DQ5
DQ6
DQ7
DQS10
DQ12
DQ13
DQ14
DQ15
DQS11
DQ20
DQ21
DQ22
DQ23
DQS12
DQ28
DQ29
DQ30
DQ31
DQS13
DQ36
DQ37
DQ38
DQ39
DQS14
DQ44
DQ45
DQ46
DQ47
DQS15
DQ52
DQ53
DQ54
DQ55
DQS16
DQ60
DQ61
DQ62
DQ63
DQS17
CB4
CB5
CB6
CB7
DQS /CS DM
I/O 0
I/O 1
I/O 2
D9
I/O 3
DQS /CS DM
I/O 0
I/O 1
I/O 2
D10
I/O 3
DQS /CS DM
I/O 0
I/O 1
I/O 2
D11
I/O 3
DQS /CS DM
I/O 0
I/O 1
I/O 2
D12
I/O 3
DQS /CS DM
I/O 0
I/O 1
I/O 2
D13
I/O 3
DQS /CS DM
I/O 0
I/O 1
I/O 2
D14
I/O 3
DQS /CS DM
I/O 0
I/O 1
I/O 2
D15
I/O 3
DQS /CS DM
I/O 0
I/O 1
I/O 2
D16
I/O 3
DQS /CS DM
I/O 0
I/O 1
I/O 2
D17
I/O 3
Serial PD
SCL
WP
A0 A1 A2
SDA
SA0 SA1 SA2
VDDSPD
VDDQ
VDD
VREF
VSS
VDDID
..
==
.... .
=^..
.
=
.
SPD
D0 - D17
D0 - D17
D0 - D17
D0 - D17
Strap:see Note 4
/RCS0 -->/CS0 : SDRAMs D0-D17
RBA0-RBA1--> : BA0-BA1:SDRAMs D0-D17
R
RA0 -RA12 -->A0 - A12 : SDRAMs D0 - D17
E
/RRAS --> /RAS : SDRAMs D0 - D17
G
/RCAS --> /CAS : SDRAMs D0 - D17
RCKE0 --> CKE : SDRAMs D0 - D17
/RWE --> /WE : SDRAMs D0 - D17
/RESET
Notes:
1. DQ-to-I/O wiring may be changed within a byte
2. DQ/DQS/DM/CKE/CS relationships must be
maintained as shown.
3. DQ/DQS resistors should be 18 Ohms.
4. VDDID strap connections(for memory device VDD, VDDQ);
Strap out :(open) : VDD=VDDQ
Strap In (Vss) : VDD=VDDQ
5. Address and control resistors should be 22 Ohms
CK0, /CK0 --------- PLL*
* Wire per clock loading table/wiring diagrams
Rev. 0.1/Oct. 02
3