MB85RS2MT Datasheet, PDF (19/28 Pages) Fujitsu Component Limited. – 2M (256 K × 8) ビットSPI

MB85RS2MT
・ ラッチアップ (C-V 法 )
VIN
保護抵抗
A
1 2 供試端子 ^VDD
SW
+
DUT
V
C
-
200pF
VSS
基準端子
VDD
( 最大定格 )
( 注意事項 ) SW を約 2 秒間隔で 1 ～ 2 に交互に切り換え , 電圧を印加します。
これを 1 回とし , 5 回行います。
ただし , 5 回までにラッチアップ現象が発生した場合は , 直ちに試験を中止します。
■ MB85RS2MTPF ( プラスチック・SOP, 8 ピン ) リフロー条件および保管期限
JEDEC 条件 , Moisture Sensitivity Level ３ (IPC / JEDEC J-STD-020D)。
DS501-00023-1v0-J
19