56F8014_07 Datasheet, PDF (5/125 Pages) Freescale Semiconductor, Inc – 16-bit Digital Signal Controllers

56F8014 Data Sheet Table of Contents
Part 1: Overview . . . . . . . . . . . . . . . . . . . . . . . 6
1.1. 56F8014 Features . . . . . . . . . . . . . . . . . . . . . 6
1.2. 56F8014 Description. . . . . . . . . . . . . . . . . . . 8
1.3. Award-Winning Development Environment . 9
1.4. Architecture Block Diagram . . . . . . . . . . . . . . 9
1.5. Product Documentation . . . . . . . . . . . . . . . 13
1.6. Data Sheet Conventions . . . . . . . . . . . . . . . 13
Part 2: Signal/Connection Descriptions . . . 14
2.1. Introduction . . . . . . . . . . . . . . . . . . . . . . . . . 14
2.2. 56F8014 Signal Pins . . . . . . . . . . . . . . . . . 18
Part 3: OCCS . . . . . . . . . . . . . . . . . . . . . . . . . 26
3.1. Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . 26
3.2. Features . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
3.3. Operating Modes . . . . . . . . . . . . . . . . . . . . . 26
3.4. Block Diagram . . . . . . . . . . . . . . . . . . . . . . 28
3.5. Pin Descriptions . . . . . . . . . . . . . . . . . . . . . 29
Part 4: Memory Map . . . . . . . . . . . . . . . . . . 29
4.1. Introduction . . . . . . . . . . . . . . . . . . . . . . . . . 29
4.2. Interrupt Vector Table . . . . . . . . . . . . . . . . . 29
4.3. Program Map . . . . . . . . . . . . . . . . . . . . . . . 31
4.4. Data Map . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
4.5. EOnCE Memory Map . . . . . . . . . . . . . . . . . 32
4.6. Peripheral Memory Mapped Registers . . . . 33
Part 5: Interrupt Controller (ITCN) . . . . . . . . 43
5.1. Introduction . . . . . . . . . . . . . . . . . . . . . . . . . 43
5.2. Features . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
5.3. Functional Description . . . . . . . . . . . . . . . . 43
5.4. Block Diagram . . . . . . . . . . . . . . . . . . . . . . 45
5.5. Operating Modes . . . . . . . . . . . . . . . . . . . . . 45
5.6. Register Descriptions . . . . . . . . . . . . . . . . . 45
5.7. Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Part 6: System Integration Module (SIM). . 62
6.1. Introduction . . . . . . . . . . . . . . . . . . . . . . . . . 62
6.2. Features . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
6.3. Register Descriptions . . . . . . . . . . . . . . . . . . 63
6.4. Clock Generation Overview . . . . . . . . . . . . 76
6.5. Power-Down Modes . . . . . . . . . . . . . . . . . . 76
6.6. Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
6.7. Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
6.8. Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
Part 7: Security Features . . . . . . . . . . . . . . 81
7.1. Operation with Security Enabled . . . . . . . . 82
7.2. Flash Access Lock and
Unlock Mechanisms . . . . . . . . . . . 82
Part 8: General Purpose
Input/Output (GPIO) . . . . . . . . . . . . . 83
8.1. Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . 83
8.2. Configuration . . . . . . . . . . . . . . . . . . . . . . . . 83
8.3. Reset Values . . . . . . . . . . . . . . . . . . . . . . . . 85
Part 9: Joint Test Action Group (JTAG) . . .90
9.1. 56F8014 Information . . . . . . . . . . . . . . . . . . 90
Part 10: Specifications. . . . . . . . . . . . . . . . . 90
10.1. General Characteristics . . . . . . . . . . . . . . . 90
10.2. DC Electrical Characteristics . . . . . . . . . . . 94
10.3. AC Electrical Characteristics . . . . . . . . . . . 96
10.4. Flash Memory Characteristics . . . . . . . . . . 97
10.5. External Clock Operation Timing . . . . . . . . 98
10.6. Phase Locked Loop Timing . . . . . . . . . . . . 98
10.7. Relaxation Oscillator Timing. . . . . . . . . . . . 99
10.8. Reset, Stop, Wait, Mode Select,
and Interrupt Timing. . . . . . . . . . . 100
10.9. Serial Peripheral Interface (SPI) Timing . 101
10.10. Quad Timer Timing. . . . . . . . . . . . . . . . . 104
10.11. Serial Communication Interface
(SCI) Timing . . . . . . . . . . . . . . . . 105
10.12. Inter-Integrated Circuit Interface
(I2C) Timing . . . . . . . . . . . . . . . . . 106
10.13. JTAG Timing 107
10.14. Analog-to-Digital Converter
(ADC) Parameters . . . . . . . . . . . 109
10.15. Equivalent Circuit for ADC Inputs . . . . . . 110
10.16. Power Consumption . . . . . . . . . . . . . . . . 110
Part 11: Packaging . . . . . . . . . . . . . . . . . . . 112
11.1. 56F8014 Package and
Pin-Out Information . . . . . . . . . . . 112
Part 12: Design Considerations . . . . . . . . 115
12.1. Thermal Design Considerations . . . . . . . 115
12.2. Electrical Design Considerations . . . . . . . 116
Part 13: Ordering Information . . . . . . . . . . 118
Part 14: Appendix . . . . . . . . . . . . . . . . . . . .119
56F8014 Technical Data, Rev. 9
Freescale Semiconductor
5
Preliminary