SGN01G64A2BG1MT-BBRT Datasheet, PDF(5/15 Page) List of Unclassifed Manufacturers – 1024MB DDR3

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

SGN01G64A2BG1MT-BBRT Datasheet, PDF (5/15 Pages) List of Unclassifed Manufacturers – 1024MB DDR3 – SDRAM SO-DIMM

◁

Data Sheet

Rev.1.0 08.11.2010

FUNCTIONAL BLOCK DIAGRAMM 1024MB DDR3 SDRAM SODIMM,

1 RANK AND 8 COMPONENTS

DQS0

DM0

DQS1

DM1

DQS2

DM2

DQS3

DM3

DQ0

DQ1

DQ2

DQ3

DQ4

DQ5

DQ6

DQ7

DQ8

DQ9

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

DQ16

DQ17

DQ18

DQ19

DQ20

DQ21

DQ22

DQ23

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DQS4

DM4

DQS5

DM5

DQS6

DM6

DQS7

DM7

DQ32

DQ33

DQ34

DQ35

DQ36

DQ37

DQ38

DQ39

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

DM CS DQS DQS

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6

I/O 7

BA0-BA2

A0-A13

RAS

CAS

ODT0

CKE0

CK0

RESET

BA0-BA2: SDRAM D0-D7

A0-A13: SDRAM D0-D7

RAS: SDRAM D0-D7

CAS: SDRAM D0-D7

WE: SDRAM D0-D7

ODT: SDRAM D0-D7

CKE: SDRAM D0-D7

CK: SDRAM D0-D7

RESET: SDRAM D0-D7

VDDSPD

VDD/VDDQ

VREFDQ

VREFCA

VSS

SPD

D0-D7

Notes:

1. DQ-to-I/O wiring is shown as recommended but may

be changed.

2. DQ/DQS/DQS/ODT/DM/CKE/S relationship must be

maintained as shown.

3. DQ, DM, DQS/DQS resistors: Refer to associated

topology diagram.

4. Refer to the appropriate clock wiring topology under

the DIMM wiring details section of the JEDED document.

5. For each DRAM, a unique ZQ resistor is connected to

6. Refer to associated figure for SPD details.

Swissbit AG

Industriestrasse 4

CH â 9552 Bronschhofen

Fon: +41 (0) 71 913 03 03

Fax: +41 (0) 71 913 03 15

www.swissbit.com

eMail: info@swissbit.com

Page 5

of 15

▷