HB54A2569F1 Datasheet, PDF (9/17 Pages) Elpida Memory – 256MB, 512MB Registered DDR SDRAM DIMM

HB54A2569F1, HB54A5129F2
Block Diagram (HB54A5129F2)
/RS1
/RS0
RS
DQS0
RS
DM0/DQS9
8 RS
DQ0 to DQ7
DQS /CS DM
DQ D0
DQS /CS DM
DQ D9
RS
DQS1
8 RS
DQ8 to DQ15
RS
DQS2
8 RS
DQ16 to DQ23
E RS
DQS3
8 RS
DQ24 to DQ31
RS
DQS4
O 8 RS
DQ32 to DQ39
RS
DQS5
8 RS
DQ40 to DQ47
L RS
DQS6
8 RS
DQ48 to DQ55
RS
DQS7
8 RS
P DQ56 to DQ63
RS
DQS8
8 RS
CB0 to CB7
DQS /CS DM
DQ D1
DQS /CS DM
DQ D2
DQS /CS DM
DQ D3
DQS /CS DM
DQ D4
DQS /CS DM
DQ D5
DQS /CS DM
DQ D6
DQS /CS DM
DQ D7
DQS /CS DM
DQ D8
RS
DQS /CS DM
DQ D10
RS
DQS /CS DM
DQ D11
RS
DQS /CS DM
DQ D12
RS
DQS /CS DM
DQ D13
RS
DQS /CS DM
DQ D14
RS
DQS /CS DM
DQ D15
RS
DQS /CS DM
DQ D16
RS
DQS /CS DM
DQ D17
DM1/DQS10
DM2/DQS11
DM3/DQS12
DM4/DQS13
DM5/DQS14
DM6/DQS15
DM7/DQS16
DM8/DQS17
r _RS
A0 to A12
BA0 to BA1 ^RS
R
E
o _/RAS ^RS
G
/CAS ^RS
/WE ^RS
I
S
T
/S0 ^RS
E
RS
R
d CKE0
/S1 ^RS
CKE1 ^RS
PCK
/PCK
u VCCQ
VCC
VREF
VSS
c _VCCID
open
RA0 to RA12 -> A0 to A12: SDRAMs D0 to D17
RBA0 to RBA1 -> BA0 to BA1: SDRAMs D0 to D17
/RRAS -> /RAS: SDRAMs D0 to D17
/RCAS -> /CAS: SDRAMs D0 to D17
/RWE -> /WE: SDRAMs D0 to D17
/RS0 -> /CS: SDRAMs D0 to D8
RCKE0 -> CKE: SDRAMs D0 to D8
SCL
/RS1 -> /CS: SDRAMs D9 to D17
RCKE1 -> CKE: SDRAMs D9 to D17
/RESET
* D0 to D17: HM5425801
U0: 2k bits EEPROM
RS: 22Ω
PLL: CDCV857
Register: SSTV16857
/RS0 and /RS1 alternate between
the back and front side of the DIMM.
Serial PD
SCL
SDA
U0
A0 A1 A2
SDA
D0 to D17
D0 to D17
D0 to D17
D0 to D17
SA0 SA1 SA2
Notes:
1. The SDA pull-up resistor is required due to
the open-drain/open-collector output.
2. The SCL pull-up resistor is recommended
because of the normal SCL line inacitve
"high" state.
CK0, /CK0
PLL*
t ^{Note: Wire per Clock loading table/Wiring diagrams.}
Data Sheet E0091H40 (Ver. 4.0)
9