EBE81AF4ABHA Datasheet, PDF (8/29 Pages) Elpida Memory – 8GB Registered DDR2 SDRAM DIMM

EBE81AF4ABHA
Block Diagram
VSS
/RCS1
/RCS0
DQS0 ^RS
/DQS0 ^RS
4 RS
DQ0 to DQ3
RS
DQS1
/DQS1
RS
4 RS
DQ8 to DQ11
DQS2 ^RS
/DQS2 ^RS
4 RS
DQ16 to DQ19
DQS3 ^RS
/DQS3 ^RS
4 RS
DQ24 to DQ27
DQS4 ^RS
RS
/DQS4
4 RS
DQ32 to DQ35
DQS5 ^RS
/DQS5 ^RS
4 RS
DQ40 to DQ43
RS
DQS6
/DQS6
RS
4 RS
DQ48 to DQ51
DQS7 ^RS
/DQS7 ^RS
4 RS
DQ56 to DQ59
DQS8 ^RS
/DQS8 ^RS
4 RS
CB0 to CB3
DM /CS DQS /DQS
DQ0
to DQ3
D0
DM /CS DQS /DQS
DQ0
to DQ3 D1
DM /CS DQS /DQS
DQ0
to DQ3
D2
DM /CS DQS /DQS
DQ0
to DQ3
D3
DM /CS DQS /DQS
DQ0
to DQ3
D4
DM /CS DQS /DQS
DQ0
to DQ3
D5
DM /CS DQS /DQS
DQ0
to DQ3
D6
DM /CS DQS /DQS
DQ0
to DQ3
D7
DM /CS DQS /DQS
DQ0
to DQ3
D8
DM /CS DQS /DQS
DQ0
to DQ3
D18
DM /CS DQS /DQS
DQ0
to DQ3 D19
DM /CS DQS /DQS
DQ0
to DQ3
D20
DM /CS DQS /DQS
DQ0
to DQ3
D21
DM /CS DQS /DQS
DQ0
to DQ3
D22
DM /CS DQS /DQS
DQ0
to DQ3 D23
DM /CS DQS /DQS
DQ0
to DQ3
D24
DM /CS DQS /DQS
DQ0
to DQ3
D25
DM /CS DQS /DQS
DQ0
to DQ3
D26
DQS9 ^RS
/DQS9 ^RS
4
DQ4 to DQ7
DM /CS DQS /DQS
RS
DQ0
to DQ3
D9
DQS10 ^RS
/DQS10 ^RS
4
DQ12 to DQ15
DM /CS DQS /DQS
RS _DQ0
to DQ3 D10
DQS11 ^RS
/DQS11 ^RS
4
DQ20 to DQ23
DM /CS DQS /DQS
RS
DQ0
to DQ3
D11
DQS12 ^RS
/DQS12 ^RS
4
DQ28 to DQ31
DM /CS DQS /DQS
RS
DQ0
to DQ3
D12
DQS13 ^RS
/DQS13 ^RS
4
DQ36 to DQ39
DM /CS DQS /DQS
RS
DQ0
to DQ3
D13
DQS14 ^RS
/DQS14 ^RS
4
DQ44 to DQ47
DM /CS DQS /DQS
RS
DQ0
to DQ3
D14
DQS15 ^RS
/DQS15 ^RS
4
DQ52 to DQ55
DM /CS DQS /DQS
RS
DQ0
to DQ3
D15
DQS16 ^RS
/DQS16 ^RS
4
DQ60 to DQ63
DM /CS DQS /DQS
RS
DQ0
to DQ3
D16
DQS17 ^RS
/DQS17 ^RS
4
CB4 to CB7
DM /CS DQS /DQS
RS
DQ0
to DQ3
D17
DM /CS DQS /DQS
DQ0
to DQ3
D27
DM /CS DQS /DQS
DQ0
to DQ3 D28
DM /CS DQS /DQS
DQ0
to DQ3
D29
DM /CS DQS /DQS
DQ0
to DQ3
D30
DM /CS DQS /DQS
DQ0
to DQ3
D31
DM /CS DQS /DQS
DQ0
to DQ3 D32
DM /CS DQS /DQS
DQ0
to DQ3
D33
DM /CS DQS /DQS
DQ0
to DQ3
D34
DM /CS DQS /DQS
DQ0
to DQ3
D35
/CS0*^{2 RS}
/CS1*^{2 RS}
BA0 to BA2 ^RS
A0 to A14 ^RS
/RAS ^RS
/CAS ^RS
CKE0 ^RS
RS
CKE1
RS
/WE
/ODT0 ^RS
/ODT1 ^RS
/RESET*³
PCK7*³
R
E
G
I
S
T
E
R
/RST
/RCS0 -> /CS: SDRAMs D0 to D17
/RCS1 -> /CS: SDRAMs D18 to D35
RBA0 to RBA2 -> BA0 to BA2: SDRAMs D0 to D35
RA0 to RA14 -> A0 to A14: SDRAMs D0 to D35
SCL
Serial PD
SCL
SDA
U0
WP A0 A1 A2
SDA
/RRAS -> /RAS: SDRAMs D0 to D35
SA0 SA1 SA2
/RCAS -> /CAS: SDRAMs D0 to D35
RCKE0 -> CKE: SDRAMs D0 to D17
RCKE1 -> CKE: SDRAMs D18 to D35
/RWE -> /WE: SDRAMs D0 to D35
RODT0 -> ODT: SDRAMs D0 to D17
VDDSPD
VDD
VREF
VSS
Serial PD
D0 to D35
D0 to D35
D0 to D35
RODT1 -> ODT: SDRAMs D18 to D35
/PCK7*³
Signals for Address and Command Parity Function
Register
D0 to D35: 2G bits DDR2 SDRAM
U0: 2k bits EEPROM
RS: 229
PLL: CUA877
Register: SSTUB32868
CK0
P
/CK0
L
L
/RESET OE
PCK0 to PCK6, PCK8, PCK9 -> CK: SDRAMs D0 to D35
/PCK0 to /PCK6, /PCK8, /PCK9 -> /CK: SDRAMs D0 to D35
PCK7 -> CK: register
/PCK7 -> /CK: register
Notes:
1. DQ wring may be changed within a nibble.
2. /CS0 connects to /DCS on register1 and /CSR on register2
/CS1 connects to /CSR on register1 and /DCS on register2
3. /RESET, PCK7 and /PCK7 connect to all registers.
CKE and /ODT connect to a register.
Other signals connect to one of two registers.
Par_In
100k9
PAR_IN
/QERR
Register
PAR_IN
/QERR
09
/Err_Out
Data Sheet E1262E30 (Ver. 3.0)
8