 English |
|
|
|
|
|
|
|
| CY7C2163KV18 Datasheet, PDF (4/30 Pages) Cypress Semiconductor – 18-Mbit QDR® II+ SRAM Four-Word Burst Architecture (2.5 Cycle Read Latency) with ODT | |||
| |||
| ◁ |
CY7C2163KV18, CY7C2165KV18
Pin Configurations
The pin configuration for CY7C2163KV18, and CY7C2165KV18 follow. [2]
Figure 1. 165-ball FBGA (13 Ã 15 Ã 1.4 mm) pinout
CY7C2163KV18 (1 M Ã 18)
1
2
3
4
5
6
7
8
A
CQ NC/144M NC/36M WPS BWS1
K NC/288M RPS
B
NC
Q9
D9
A
NC
K
BWS0
A
C
NC
NC
D10
VSS
A
NC
A
VSS
D
NC
D11
Q10
VSS
VSS
VSS
VSS
VSS
E
NC
NC
Q11
VDDQ
VSS
VSS
VSS
VDDQ
F
NC
Q12
D12
VDDQ
VDD
VSS
VDD
VDDQ
G
NC
D13
Q13
VDDQ
VDD
VSS
VDD
VDDQ
H
DOFF
VREF
VDDQ
VDDQ
VDD
VSS
VDD
VDDQ
J
NC
NC
D14
VDDQ
VDD
VSS
VDD
VDDQ
K
NC
NC
Q14
VDDQ
VDD
VSS
VDD
VDDQ
L
NC
Q15
D15
VDDQ
VSS
VSS
VSS
VDDQ
M
NC
NC
D16
VSS
VSS
VSS
VSS
VSS
N
NC
D17
Q16
VSS
A
A
A
VSS
P
NC
NC
Q17
A
A
QVLD
A
A
R
TDO
TCK
A
A
A
ODT
A
A
9
10
11
A
NC/72M CQ
NC
NC
Q8
NC
Q7
D8
NC
NC
D7
NC
D6
Q6
NC
NC
Q5
NC
NC
D5
VDDQ
VREF
ZQ
NC
Q4
D4
NC
D3
Q3
NC
NC
Q2
NC
Q1
D2
NC
NC
D1
NC
D0
Q0
A
TMS
TDI
CY7C2165KV18 (512 K Ã 36)
1
2
3
4
5
6
7
8
9
10
11
A
CQ NC/288M NC/72M WPS BWS2
K
BWS1
RPS NC/36M NC/144M CQ
B
Q27
Q18
D18
A
BWS3
K
BWS0
A
D17
Q17
Q8
C
D27
Q28
D19
VSS
A
NC
A
VSS
D16
Q7
D8
D
D28
D20
Q19
VSS
VSS
VSS
VSS
VSS
Q16
D15
D7
E
Q29
D29
Q20
VDDQ
VSS
VSS
VSS
VDDQ
Q15
D6
Q6
F
Q30
Q21
D21
VDDQ
VDD
VSS
VDD
VDDQ
D14
Q14
Q5
G
D30
D22
Q22
VDDQ
VDD
VSS
VDD
VDDQ
Q13
D13
D5
H
DOFF
VREF
VDDQ
VDDQ
VDD
VSS
VDD
VDDQ
VDDQ
VREF
ZQ
J
D31
Q31
D23
VDDQ
VDD
VSS
VDD
VDDQ
D12
Q4
D4
K
Q32
D32
Q23
VDDQ
VDD
VSS
VDD
VDDQ
Q12
D3
Q3
L
Q33
Q24
D24
VDDQ
VSS
VSS
VSS
VDDQ
D11
Q11
Q2
M
D33
Q34
D25
VSS
VSS
VSS
VSS
VSS
D10
Q1
D2
N
D34
D26
Q25
VSS
A
A
A
VSS
Q10
D9
D1
P
Q35
D35
Q26
A
A
QVLD
A
A
Q9
D0
Q0
R
TDO
TCK
A
A
A
ODT
A
A
A
TMS
TDI
Note
2. NC/36M, NC/72M, NC/144M, and NC/288M are not connected to the die and can be tied to any voltage level.
Document Number: 001-58921 Rev. *F
Page 4 of 30
|
▷ |
German
Russian
Spanish
Italian
Polish
Chinese
Japanese
Korean
French
Portuguese