AK8430 Datasheet, PDF (2/25 Pages) Asahi Kasei Microsystems – 6CH CCD SENSOR ANALOG PROCESSOR

ASAHI KASEI
各ブロックの機能
[AK8430]
CDS/Clamp センサーインターフェース回路
CCD センサー出力の画信号レベルをサンプル/ホールドする回路です。画信号レベルをサンプル/ホー
ルドする方法として、CDS モードとクランプモードを持っています。
入力レンジは 1Vpp(typ.)/2Vpp(typ.)から選択できます。2Vpp レンジを選択したとき、信号レベルはセ
ンサーインターフェース回路内で 1/2 に減衰します。
MUX(CDS/Clamp の後)
チャネルマルチプレクサ
同時にサンプル/ホールドした複数チャネルの信号レベルをマルチプレクスし、時分割で黒補正回路へ
入力する回路です。黒補正回路、PGA および 10bit ADC は時分割で各チャネルを処理します。チャネ
ル数は 1、2、3、6 から選択できます。
Black Correction DAC
黒補正 DAC
センサーインターフェース部でサンプル/ホールドした信号レベルから暗時出力電圧分として減算する電
圧を生成する DAC です。DAC のレンジは±90mV、分解能は 9 ビットです。黒補正の方法にはオフセッ
トキャンセルモードと全画素モードがあります。
PGA(Programmable Gain Amplifier)
各チャネルの信号振幅をそろえるための、プログラマブルゲインアンプです。ゲインの設定範囲は１倍か
ら 4 倍、分解能は 8bit です。レジスタ GainCNnO, GainCNnE(n=0~2)でチャネル毎に PGA のゲイン
を設定できます。
10bit ADC
黒補正およびゲイン調整後の画信号レベルをデジタルデータに変換する 10bit,30MSPS の ADC で
す。
Reference Voltage 基準電圧生成回路
AK8430 内部の黒基準レベル VREF1、アナログコモンレベル VREF2 を生成する回路です。定電圧回
路を使用しているので、VREF1,VREF2 とも電源電圧に依存しません。
Timing Generator タイミング発生回路
入力クロック ADCLK,CKCL および CHSH から、AK8430 内部のタイミングパルスを発生する回路で
す。
Control Serial I/F コントロールレジスタ・インターフェース回路
コントロールレジスタに値を設定するための 4 線式シリアルインターフェースです。
<MS0017-J-01>
2
2000/11