AK8430 Datasheet, PDF (14/25 Pages) Asahi Kasei Microsystems – 6CH CCD SENSOR ANALOG PROCESSOR

ASAHI KASEI
σδλϧ AC ಛੑ
項目
立ち上がり時間
立ち下がり時間
[AK8430]
ピン
ADCLK
CKCL
CKSH
Min.
(特記なき場合 VD,VP,VA=5V±5%,Ta=0-70°C)
Typ. Max. 単位
備考
6 nsec Low レベルから 2V 変化
するまでの時間
6 nsec High レベルから-2V 変化
するまでの時間
(特記なき場合 VD,VP,VA=5V±5%,Ta=0-70°C)
No.
項目
ピン Min. Typ. Max. 単位
備考
1
ADCLK 周期 (T)
ADCLK 33.3
nsec 6CH
33.3
nsec 2CH
33.3
nsec 3CH
40
nsec 1CH
2
ADCLK Low レベル幅
ADCLK 15
nsec
3
ADCLK High レベル幅
ADCLK 15
nsec
4
CKCL パルス幅
CKCL
10
nsec (注 1)
5
CKCL, CKSH 周期
CKCL
200
nsec 6CH
CKSH 66.7
nsec 2CH
100
nsec 3CH
40
nsec 1CH
6
CKSH パルス幅
CKSH
12
1.5T- nsec (注 1)(注 3)
17
7
CKSH ↑ 遅延時間
(対 CKCL ↓ )
CKSH
0
nsec
8
CKSH セットアップ時間
CKSH
0
nsec (注 3)
(対 ADCLK ↑ )
9
CKSH ホールド時間
CKSH
15
nsec (注 3)
(対 ADCLK ↓ )
10 CKSH↓ 遅延時間
(対 ADCLK ↓ )
CKSH
12
nsec
11 CN0~2 セットアップ時間
CNnO
10
nsec
(対 CKCL ↓ )
CNnE
12 CN0~2 ホールド時間
CNnO
2
nsec
(対 CKCL ↓ )
CNnE
13 CN0~2 セットアップ時間
CNnO
15
nsec
(対 CKSH ↓ )
CNnE
14 CN0~2 ホールド時間
CNnO
3
nsec
(対 CKSH ↓ )
CNnE
15 CKCL 遅延時間
CKCL
0
nsec
(対 CKSH ↓ )
16 VD0~9 遅延時間
VD0~9
12 nsec C=20pF
(対 ADCLK ↑ )
17 BD0~8 セットアップ時間
BD0~8
13
T-13 nsec (注 2)
(対 ADCLK ↑ )
18 BD0~8 ホールド時間
BD0~8
13
T-13 nsec (注 2)
(対 ADCLK ↑ )
(注 1)設計保証。
(注 2)この AC タイミングは、全画素補正設定時のみ有効となります。
<MS0017-J-01>
14
2000/11