AK4414EQ Datasheet, PDF (15/51 Pages) Asahi Kasei Microsystems – High Performance 120dB 32-Bit 4ch DAC

[AK4414]
TDM128 mode (TDM0= “H”, TDM1= “H”)
BICK Period
Normal Speed Mode
tBCK 1/128fsn
ns
Double Speed Mode
tBCK 1/128fsd
ns
Quad Speed Mode
tBCK 1/128fsq
ns
BICK Pulse Width Low
tBCKL
14
ns
BICK Pulse Width High
tBCKH
14
ns
BICK “↑” to LRCK Edge
(Note 17) tBLR
14
ns
LRCK Edge to BICK “↑”
(Note 17) tLRB
14
ns
SDATA1/2 Hold Time
tSDH
5
ns
SDATA1/2 Setup Time
tSDS
5
ns
DSD Audio Interface Timing
DCLK Period
tDCK
-
1/64fs
-
ns
DCLK Pulse Width Low
tDCKL
160
ns
DCLK Pulse Width High
tDCKH
160
ns
DCLK Edge to DSDL1/R1/L2/R2 (Note 18) tDDD
−20
20
ns
Control Interface Timing
CCLK Period
tCCK
200
ns
CCLK Pulse Width Low
tCCKL
80
ns
Pulse Width High
tCCKH
80
ns
CDTI Setup Time
tCDS
50
ns
CDTI Hold Time
tCDH
50
ns
CSN High Time
tCSW
150
ns
CSN “↓” to CCLK “↑”
tCSS
50
ns
CCLK “↑” to CSN “↑”
tCSH
50
ns
Reset Timing
PDN Pulse Width
(Note 19) tPD
150
ns
Note 16. 1152fs, 512fs or 768fs /256fs or 384fs /128fs or 192fs を切り替えた場合はPDN pinまたはRSTN bitで
リセットして下さい。
Note 17. この規格値はLRCKのエッジとBICKの“↑”が重ならないように規定しています。
Note 18. データ送信側に要求される値です。
Note 19. 電源投入時はPDN pinを“L”から“H”にすることでリセットがかかります。
MS1476-J-00
- 15 -
2013/01