English
Language : 

W3EG264M72AFSRXXXD3 Datasheet, PDF (3/13 Pages) White Electronic Designs Corporation – 1GB - 2x64Mx72 DDR SDRAM REGISTERED ECC w/PLL, FBGA
White Electronic Designs W3EG264M72AFSRxxxD3
ADVANCED
FUNCTIONAL BLOCK DIAGRAM
VSS
RCS1#
RCS0#
DQS0
DQS1
DQS2
DQS3
DQS4
DQS5
DQS6
DQS7
DQS8
DQ0
DQ1
DQ2
DQ3
DQ8
DQ9
DQ10
DQ11
DQ16
DQ17
DQ18
DQ19
DQ24
DQ25
DQ26
DQ27
DQ32
DQ33
DQ34
DQ35
DQ40
DQ41
DQ42
DQ43
DQ48
DQ49
DQ50
DQ51
DQ56
DQ57
DQ58
DQ59
DQ56
DQ57
DQ58
DQ59
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS9
DQS10
DQ4
DQ5
DQ6
DQ7
DQS11
DQ12
DQ13
DQ14
DQ15
DQS12
DQ20
DQ21
DQ22
DQ23
DQS13
DQ28
DQ29
DQ30
DQ31
DQS14
DQ36
DQ37
DQ38
DQ39
DQS15
DQ44
DQ45
DQ46
DQ47
DQS16
DQ52
DQ53
DQ54
DQ55
DQS17
DQ60
DQ61
DQ62
DQ63
DQ60
DQ61
DQ62
DQ63
CK0
SDRAM
PLL
CK0#
REGISTER
SERIAL PD
SCL
SDA
WP
A0 A1 A2
SA0 SA1 SA2
CS0#
CS1#
BA0,BA1
A0-A11
RAS#
CAS#
CKE0
CKE1
WE#
PCK
PCK#
R
RCS0#
E
RCS1#
G
RBA0,RBA1
I
RA0-RA11
RRAS#
S
RCAS#
T
RCKE0
E
RCKE1
RWE#
R
RESET#
NOTE: All resistor values are 22Ω unless otherwise specified.
BA0,BA1: DDR SDRAMs
A0-A11: DDR SDRAMs
RAS#: DDR SDRAMs
CAS#: DDR SDRAMs
CKE: DDR SDRAMs
CKE: DDR SDRAMs
WE#: DDR SDRAMs
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
DQS
I/O 3
I/O 2
I/O 1
I/O 0
CS# DM
VCCSPD
VCC/VCCQ
VREF
VSS
SPD
DDR SDRAM
DDR SDRAM
DDR SDRAM
NOTES:
1. DQ-to-I/O wiring is shown as
recommended but may be changed.
2. DQ/DQS/DM/CKE/S relationships must be
maintained as shown.
November 2004
Rev. 1
3
White Electronic Designs Corporation • (602) 437-1520 • www.wedc.com