TMS320F240_08 Datasheet, PDF (100/105 Pages) Texas Instruments – DSP CONTROLLER

TMS320F240
DSP CONTROLLER
SPRS042E – OCTOBER 1996 – REVISED NOVEMBER 2002
register file compilation (continued)
Table 20. Register File Compilation (Continued)
ADDR
07407h
07408h
07409h
0740Ah
0740Bh
0740Ch
0740Dh
to
07410h
07411h
07412h
07413h
07414h
07415h
07416h
07417h
07418h
07419h
0741Ah
0741Bh
0741Ch
0741Dh
to
0741Fh
BIT 15
BIT 7
D15
D7
FREE
TSWT1
D15
D7
D15
D7
D15
D7
FREE
TSWT1
BIT 14
BIT 13
BIT 12
BIT 11
BIT 10
BIT 9
BIT 8
BIT 6
BIT 5
BIT 4
BIT 3
BIT 2
BIT 1
BIT 0
GENERAL-PURPOSE (GP) TIMER CONFIGURATION CONTROL REGISTERS (CONTINUED)
D14
D13
D12
D11
D10
D9
D8
D6
D5
D4
D3
D2
D1
D0
SOFT
TMODE2
TMODE1
TMODE0
TPS2
TPS1
TPS0
TENABLE
TCLKS1
TCLKS0
TCLD1
TCLD0
TECMPR
SELT1PR
D14
D13
D12
D11
D10
D9
D8
D6
D5
D4
D3
D2
D1
D0
D14
D13
D12
D11
D10
D9
D8
D6
D5
D4
D3
D2
D1
D0
D14
D13
D12
D11
D10
D9
D8
D6
D5
D4
D3
D2
D1
D0
SOFT
TMODE2
TMODE1
TMODE0
TPS2
TPS1
TPS0
TENABLE
TCLKS1
TCLKS0
TCLD1
TCLD0
TECMPR
SELT1PR
Reserved
CENABLE
SELTMR
SVRDIR
CMP4ACT1
—
—
DBT7
EDBT3
D15
D7
D15
D7
D15
D7
D15
D7
D15
D7
D15
D7
CLD1
SCLD1
D2
CMP4ACT0
—
—
DBT6
EDBT2
D14
D6
D14
D6
D14
D6
D14
D6
D14
D6
D14
D6
FULL AND SIMPLE COMPARE UNIT REGISTERS
CLD0
SVENABLE ACTRLD1 ACTRLD0
SCLD0
SACTRLD1 SACTRLD0 SELCMP3
Reserved
D1
D0
CMP6ACT1 CMP6ACT0
CMP3ACT1 CMP3ACT0 CMP2ACT1 CMP2ACT0
—
—
—
—
SCMP3-
ACT1
SCMP3-
ACT0
SCMP2-
ACT1
SCMP2-
ACT0
DBT5
DBT4
DBT3
DBT2
EDBT1
DBTPS1
DBTPS0
—
Reserved
D13
D12
D11
D10
D5
D4
D3
D2
D13
D12
D11
D10
D5
D4
D3
D2
D13
D12
D11
D10
D5
D4
D3
D2
D13
D12
D11
D10
D5
D4
D3
D2
D13
D12
D11
D10
D5
D4
D3
D2
D13
D12
D11
D10
D5
D4
D3
D2
FCOMPOE
SELCMP2
CMP5ACT1
CMP1ACT1
—
SCMP1-
ACT1
DBT1
—
D9
D1
D9
D1
D9
D1
D9
D1
D9
D1
D9
D1
SCOMPOE
SELCMP1
CMP5ACT0
CMP1ACT0
—
SCMP1-
ACT0
DBT0
—
D8
D0
D8
D0
D8
D0
D8
D0
D8
D0
D8
D0
Reserved
REG
T2PR
T2CON
T3CNT
T3CMPR
T3PR
T3CON
COMCON
ACTR
SACTR
DBTCON
CMPR1
CMPR2
CMPR3
SCMPR1
SCMPR2
SCMPR3
100
• POST OFFICE BOX 1443 HOUSTON, TEXAS 77251–1443