M368L1624FTM Datasheet, PDF(7/25 Page) Sanken electric – 184pin Unbuffered Module based on 256Mb F-die with 64/72-bit Non-ECC / ECC

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

M368L1624FTM Datasheet, PDF (7/25 Pages) Sanken electric – 184pin Unbuffered Module based on 256Mb F-die with 64/72-bit Non-ECC / ECC

◁

256MB, 512MB Unbuffered DIMM

DDR SDRAM

256MB, 32M x 72 ECC Module (M381L3223FTM) (Populated as 1 bank of x8 DDR SDRAM Module)

Functional Block Diagram

CS0

DQS0

DM0

DQ0

DQ1

DQ2

DQ3

DQ4

DQ5

DQ6

DQ7

DM/

I/O 7

I/O 6

I/O 1

I/O 0

I/O 5

I/O 4

I/O 3

I/O 2

CS DQS

DQS4

DM4

DQS1

DM1

DQ8

DQ9

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

DM/

I/O 7

I/O 6

I/O 1

I/O 0

I/O 5

I/O 4

I/O 3

I/O 2

CS DQS

DQS5

DM5

DQ32

DQ33

DQ34

DQ35

DQ36

DQ37

DQ38

DQ39

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

DM/

I/O 7

I/O 6

I/O 1

I/O 0

I/O 5

I/O 4

I/O 3

I/O 2

CS DQS

DM/

I/O 7

I/O 6

I/O 1

I/O 0

I/O 5

I/O 4

I/O 3

I/O 2

CS DQS

Serial PD

SCL

A0 A1 A2

SA0 SA1 SA2

SDA

VDDSPD

VDD/VDDQ

VREF

VSS

SPD

D0 - D8

DQS2

DM2

DQS3

DM3

DQ16

DQ17

DQ18

DQ19

DQ20

DQ21

DQ22

DQ23

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

DM/

I/O 7

I/O 6

I/O 1

I/O 0

I/O 5

I/O 4

I/O 3

I/O 2

CS DQS

DM/

I/O 7

I/O 6

I/O 1

I/O 0

I/O 5

I/O 4

I/O 3

I/O 2

CS DQS

DQS6

DM6

DQS7

DM7

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

DM/

I/O 7

I/O 6

I/O 1

I/O 0

I/O 5

I/O 4

I/O 3

I/O 2

CS DQS

DM/

I/O 7

I/O 6

I/O 1

I/O 0

I/O 5

I/O 4

I/O 3

I/O 2

CS DQS

CK0/1/2

R=120â¦

CK0/1/2 Card

Edge

D3/D0/D6

Cap/Cap/Cap

D4/D1/D7

Cap/Cap/Cap

D5/D2/D8

Cap/Cap/Cap

DQS8

DM8

CB0

CB1

CB2

CB3

CB4

CB5

CB6

CB7

DM/

I/O 7

I/O 6

I/O 1

I/O 0

I/O 5

I/O 4

I/O 3

I/O 2

CS DQS

BA0 - BA1

A0 - A12

RAS

CAS

CKE0

BA0-BA1 : DDR SDRAMs D0 - D8

A0-A12 : DDR SDRAMs D0 - D8

RAS : DDR SDRAMs D0 - D8

CAS : DDR SDRAMs D0 - D8

CKE : DDR SDRAMs D0 - D8

WE : DDR SDRAMs D0 - D8

* Clock Wiring

Clock

Input

DDR SDRAMs

*CK0/CK0 3 DDR SDRAMs

*CK1/CK1 3 DDR SDRAMs

*CK2/CK2 3 DDR SDRAMs

*Clock Net Wiring

Notes :

1. DQ-to-I/O wiring is shown as recommended

but may be changed.

2. DQ/DQS/DM/CKE/CS relationships must be

maintained as shown.

3. DQ, DQS, DM/DQS resistors: 22 Ohms + 5%.

4. BAx, Ax, RAS, CAS, WE resistors: 5.1 Ohms +

Rev. 1.2 May, 2004

▷