M368L3223ETN Datasheet, PDF (5/22 Pages) Samsung semiconductor – DDR SDRAM Unbuffered Module

256MB, 512MB Unbuffered DIMM
DDR SDRAM
256MB, 32M x 64 Non ECC Module (M368L3223ETN) (Populated as 1 bank of x8 DDR SDRAM Module)
Functional Block Diagram
CS0
DQS0
DM0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DM/
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
CS DQS
D0
DQS4
DM4
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DM/
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
CS DQS
D4
Serial PD
SCL
WP
A0 A1 A2
SA0 SA1 SA2
SDA
DQS1
DM1
DQS2
DM2
DQS3
DM3
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DM/
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
CS DQS
D1
DM/
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
CS DQS
D2
DM/
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
CS DQS
D3
DQS5
DM5
DQS6
DM6
DQS7
DM7
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DM/
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
CS DQS
D5
DM/
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
CS DQS
D6
DM/
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
CS DQS
D7
V_DDSPD
V_DD/V_DDQ
VREF
V_SS
CK0/1/2
R=120Ω
CK0/1/2 Card
Edge
SPD
D0 - D7
D0 - D7
D0 - D7
D0 - D7
D3/D0/D6
Cap/Cap/Cap
D4/D1/D7
Cap/Cap/Cap
D5/D2/Cap
Cap/Cap/Cap
BA0 - BA1
A0 - A12
RAS
CAS
CKE0
WE
BA0-BA1 : DDR SDRAMs D0 - D7
A0-A12 : DDR SDRAMs D0 - D7
RAS : DDR SDRAMs D0 - D7
CAS : DDR SDRAMs D0 - D7
CKE : DDR SDRAMs D0 - D7
WE : DDR SDRAMs D0 - D7
* Clock Wiring
Clock
Input
DDR SDRAMs
*CK0/CK0 3 DDR SDRAMs
*CK1/CK1 3 DDR SDRAMs
*CK2/CK2 2 DDR SDRAMs
*Clock Net Wiring
Notes :
1. DQ-to-I/O wiring is shown as recommended
but may be changed.
2. DQ/DQS/DM/CKE/CS relationships must be
maintained as shown.
3. DQ, DQS, DM/DQS resistors: 22 Ohms + 5%.
4. BAx, Ax, RAS, CAS, WE resistors: 5.1 Ohms +
5%
Rev. 1.1 August. 2003