HYS72T64400HFN Datasheet, PDF (27/42 Pages) Qimonda AG – 240-Pin Fully-Buffered DDR2 SDRAM Modules

Product Type
Internet Data Sheet
HYS72T[64/128/256]4[00/20]HFN–[3S/3.7]–B
Organization
Label Code
JEDEC SPD Revision
Byte# Description
40
41
42 - 78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94 - 97
98
99
100
101
102
103
104
∆T_5B (DT5B) DRAM
∆T₇ (DT7) DRAM
Not used
FBDIMM ODT Values
Not used
Channel Protocols Supported LSB
Channel Protocols Supported MSB
Back-to-Back Access Turnaround Time
AMB Read Access Delay for DDR2-800
AMB Read Access Delay for DDR2-667
AMB Read Access Delay for DDR2-533
Psi(T-A) AMB
∆T_{Idle_0} (DT Idle_0) AMB
∆T_{Idle_1} (DT Idle_1) AMB
∆T_{Idle_2} (DT Idle_2) AMB
∆T_{Active_1} (DT Active_1) AMB
∆T_{Active_2} (DT Active_2) AMB
∆T_L0s (DT L0s) AMB
Not used
AMB Junction Temperature Maximum (T_jmax)
Category Byte
Not used
AMB Personality Bytes: Pre-initialization (1)
AMB Personality Bytes: Pre-initialization (2)
AMB Personality Bytes: Pre-initialization (3)
AMB Personality Bytes: Pre-initialization (4)
512MB
1 GByte
2 GByte
×72
×72
×72
1 Rank (×8)
2 Ranks (×8)
2 Ranks (×4)
PC2–5300F–555 PC2–5300F–555 PC2–5300F–555
Rev. 1.1
Rev. 1.1
Rev. 1.1
HEX
20
23
00
01
00
02
00
10
56
40
36
30
60
7A
6E
A1
7F
00
00
00
0A
00
80
20
00
44
HEX
20
23
00
22
00
02
00
10
56
40
36
30
60
7A
6E
A1
7F
00
00
00
0A
00
80
20
00
44
HEX
20
23
00
22
00
02
00
10
58
42
38
30
6A
84
6E
AF
8B
00
00
00
0A
00
80
20
00
44
Rev. 1.1, 2006-11
27
09142006-87TL-4SLW