IS61NLF12836A Datasheet, PDF (4/27 Pages) Integrated Silicon Solution, Inc – 128K x 36 and 256K x 18 4Mb, FLOW THROUGH (NO WAIT) STATE BUS SRAM

IS61NLF12836A/IS61NVF12836A
IS61NLF25618A/IS61NVF25618A
ISSI ^®
PIN CONFIGURATION — 128K X 36, 165-Ball PBGA (TOP VIEW)
1
2
3
4
5
6
7
8
A
NC
B
NC
A
CE
BWc
BWb
CE2
CKE
ADV
A
CE2
BWd
BWa
CLK
WE
OE
C DQPc
NC
VDDQ
VSS
VSS
VSS
VSS
VSS
D DQc
DQc
VDDQ
VDD
VSS
VSS
VSS
VDD
E DQc
DQc
VDDQ
VDD
VSS
VSS
VSS
VDD
F DQc
DQc
VDDQ
VDD
VSS
VSS
VSS
VDD
G DQc
DQc
VDDQ
VDD
VSS
VSS
VSS
VDD
H
NC
NC
NC
VDD
VSS
VSS
VSS
VDD
J
DQd
DQd
VDDQ
VDD
VSS
VSS
VSS
VDD
K DQd
DQd
VDDQ
VDD
VSS
VSS
VSS
VDD
L DQd
DQd
VDDQ
VDD
VSS
VSS
VSS
VDD
M DQd
DQd
VDDQ
VDD
VSS
VSS
VSS
VDD
N DQPd
NC
VDDQ
VSS
NC
NC
NC
VSS
P
NC
NC
A
A
NC
A1*
NC
A
R MODE NC
A
A
NC
A0*
NC
A
9
NC
NC
VDDQ
VDDQ
VDDQ
VDDQ
VDDQ
NC
VDDQ
VDDQ
VDDQ
VDDQ
VDDQ
A
A
10
11
A
NC
A
NC
NC
DQPb
DQb
DQb
DQb
DQb
DQb
DQb
DQb
DQb
NC
ZZ
DQa
DQa
DQa
DQa
DQa
DQa
DQa
DQa
NC
DQPa
A
NC
A
A
Note: A0 and A1 are the two least significant bits (LSB) of the address field and set the internal burst counter if burst is desired.
PIN DESCRIPTIONS
Symbol
Pin Name
A
Address Inputs
A0, A1
Synchronous Burst Address Inputs
ADV
WE
Synchronous Burst Address Advance/
Load
Synchronous Read/Write Control Input
CLK
Synchronous Clock
CKE
Clock Enable
CE, CE2, CE2 Synchronous Chip Enable
BWx (x=a-d)
OE
Synchronous Byte Write Inputs
Output Enable
ZZ
Power Sleep Mode
MODE
VDD
NC
DQx
DQPx
VDDQ
VSS
Burst Sequence Selection
3.3V/2.5V Power Supply
No Connect
Data Inputs/Outputs
Parity Data I/O
Isolated output Power Supply
3.3V/2.5V
Ground
4
Integrated Silicon Solution, Inc. — www.issi.com — 1-800-379-4774
Rev. 00A
08/26/05