HMP112F7EFR8C-Y5N3 Datasheet, PDF (7/32 Pages) Hynix Semiconductor – 240pin Fully Buffered DDR2 SDRAM DIMMs

1240pin Fully Buffered DDR2 SDRAM DIMMs
FUNCTIONAL BLOCK DIAGRAM
4GB(512Mbx72) ECC FB-DIMM - 2 Rank
VSS
/S1
/S0
/DQS0
DQS0
DQ0
D Q1
D Q2
D Q3
/DQS1
DQS1
DQ 8
DQ 9
DQ 10
DQ 11
/DQS2
DQS2
DQ16
DQ17
DQ18
DQ19
/DQS3
DQS3
DQ24
DQ25
DQ26
DQ27
/DQS4
DQS4
DQ 32
DQ 33
DQ 34
DQ 35
/DQS5
DQS5
DQ40
DQ41
DQ42
DQ43
/DQS6
DQS6
DQ48
DQ49
DQ50
DQ51
/DQS7
DQS7
DQ56
DQ57
DQ58
DQ59
/DQS8
DQS8
C B0
CB1
CB2
C B3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D0
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D1
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D2
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D3
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D4
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D5
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D6
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D7
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D8
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D18
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D19
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D20
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D21
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D22
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D23
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D24
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D25
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D26
I/O 3
/DQS9
DQS9
DQ4
DQ5
DQ6
DQ7
/DQS10
DQS10
DQ12
DQ13
DQ14
DQ15
/DQS11
DQS11
DQ20
DQ21
DQ22
DQ23
/DQS14
DQS14
DQ28
DQ29
DQ30
DQ31
/DQS13
DQS13
DQ36
DQ37
DQ38
DQ39
/DQS14
DQS14
DQ44
DQ45
DQ46
DQ47
/DQS15
DQS15
DQ52
DQ53
DQ54
DQ55
/DQS16
DQS16
DQ60
DQ61
DQ62
DQ63
/DQS17
DQS17
CB4
CB5
CB6
CB7
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D9
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D10
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D11
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D12
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D13
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D14
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D15
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D16
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D17
I/O 3
All address/command/control/clock
VTT
VCC
Serial PD
VDD SPD
SCL
SCL _U0 SDA
SDA VDD
WP A0 A1 A2
VREF
SA0 SA1 SA2
VSS
VTT
PN0-PN13
/PN0-/PN13
T erm in a to rs
PS0-PS9
/PS0-/PS9
A
AMB
DQ0-DQ63
M
Serial PD,AMB
CB0-CB7
B
DQS0-DQS17
DO-D35, AMB
/DQS0-/DQS17
DO-D35
DO-D35, SPD, AMB
SCL
SDA
SA0-SA2
/RESET
SCK, /SCK
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D27
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D28
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D29
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D30
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D31
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D32
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D33
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D34
I/O 3
DQS/DQS /CS DM
I/O 0
I/O 1
I/O 2
D35
I/O 3
SN0-SN13
/SN0-/SN13
SS0-SS9
/SS0-/SS9
/S0-/CS (all SDRAMs)
CKE0 -> CKE (all SDRAMs)
ODT -> ODT (all SDRAMs)
BA0-BA2 (all SDRAMs)
A0-A15 (all SDRAMs)
/RAS (all SDRAMs)
/CAS (all SDRAMs)
/WE (all SDRAMs)
CK, /CK (all SDRAMs)
Notes:
1. DQ-to-I/O wiring may be changed within a byte.
2. There are two physical copies of each address/command/control/clock.
Rev. 0.2 / Sep. 2008
7