HYMD232M646CF6-J Datasheet, PDF(4/20 Page) Hynix Semiconductor

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

HYMD232M646CF6-J Datasheet, PDF (4/20 Pages) Hynix Semiconductor – Unbuffered DDR SO-DIMM

◁

FUNCTIONAL BLOCK DIAGRAM

/CS1

/CS0

DQS0

DM0

DQS1

DM1

DQ0

DQ1

DQ2

DQ3

DQ4

DQ5

DQ6

DQ7

DQ8

DQ9

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

/CS

LDQS

LDM

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6 D0

I/O 7

UDQS

UDM

I/O 8

I/O 9

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

/CS

LDQS

LDM

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6 D4

I/O 7

UDQS

UDM

I/O 8

I/O 9

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

DQS2

DM2

DQS3

DM3

DQ16

DQ17

DQ18

DQ19

DQ20

DQ21

DQ22

DQ23

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

/CS

LDQS

LDM

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6 D1

I/O 7

UDQS

UDM

I/O 8

I/O 9

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

/CS

LDQS

LDM

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6 D5

I/O 7

UDQS

UDM

I/O 8

I/O 9

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

Serial PD

SCL

SA0

SA1

SA2

A2 WP

SDA

HYMD232M646C(L)F6-J/M/K/H/L

DQS4

DM4

DQS5

DM5

DQ32

DQ33

DQ34

DQ35

DQ36

DQ37

DQ38

DQ39

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

DQS6

DM6

DQS7

DM7

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

/CS

LDQS

LDM

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6 D2

I/O 7

UDQS

UDM

I/O 8

I/O 9

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

/CS

LDQS

LDM

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6 D6

I/O 7

UDQS

UDM

I/O 8

I/O 9

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

/CS

LDQS

LDM

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6 D3

I/O 7

UDQS

UDM

I/O 8

I/O 9

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

/CS

LDQS

LDM

I/O 0

I/O 1

I/O 2

I/O 3

I/O 4

I/O 5

I/O 6 D7

I/O 7

UDQS

UDM

I/O 8

I/O 9

I/O 10

I/O 11

I/O 12

I/O 13

I/O 14

I/O 15

VDDSPD

VDD/VDDQ

VREF

VSS

VDDID

...... . .. = =

SPD

D0 - D7

Strap:see Note 4

BA0-BA1

A0 - A12

/RAS

/CAS

/WE

CKE0

CKE1

SDRAMs D0 â D7

SDRAMs D0 â D3

SDRAMz D4 - D7

Notes:

DQ wiring may differ from that described in this drawing ;

however DQ/DM/DQS relationship are maintained as shown.

VDDID strap connections;

(for memory device VDD, VDDQ) :

Strap out :(open) : VDD=VDDQ

Strap In (Vss) : VDD= VDDQ

Rev. 0.3 / Apr. 2004

▷