HYMD264G726BLF8-J Datasheet, PDF(3/16 Page) Hynix Semiconductor

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

HYMD264G726BLF8-J Datasheet, PDF (3/16 Pages) Hynix Semiconductor – Registered DDR SDRAM DIMM

◁

HYMD264G726B(L)F8-J

FUNCTIONAL BLOCK DIAGRAM

DQS0

DM0

/CS1

/CS0

DQ0

DQ1

DQ2

DQ3

DQ4

DQ5

DQ6

DQ7

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

DQS1

DM1

DQ8

DQ9

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

DQS4

DM4

DQ32

DQ33

DQ34

DQ35

DQ36

DQ37

DQ38

DQ39

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS DQS

D10

DQS5

DM5

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

DQS2

DM2

DQ16

DQ17

DQ18

DQ19

DQ20

DQ21

DQ22

DQ23

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS DQS

D11

DQS6

DM6

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

DQS3

DM3

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS DQS

D12

DQS7

DM7

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS DQS

DD1213

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS DQS

D14

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS DQS

D15

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS DQS

D16

DQS8

DM8

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

/CS0

/CS1

BA0-BA1

A0-A12

/RAS

/CAS

CKE0

CKE1

/WE

PCK

/PCK

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS DQS

D17

/RCSO->/CSO : SDRAMs D0-D8

/RCS1->/CS1 : SDRAMs D9-D17

RBA0-RBA1-> : BA0->BA1 : SDRAMs D0-D17

RA0-RA12-> : A0->A13 : SDRAMs D0-D17

/RRAS->/RAS : SDRAMs D0-D17

/RCAS->/CAS : SDRAMs D0-D17

RCKEO->CKE : SDRAMs D0-D8

RCKE1->CKE : SDRAMs D0-D17

/RWE->WE : SDRAMs D0-D17

/RESET

CKO, /CKO------PLL*

* Wire per Clock Loading Table/Wiring Diagram

SCL

Serial PD

SDA

A0 A1 A2

SA0 SA1 SA2

VDDSPD

Serial PD

VDDQ

DO-D17

VDD

DO-D17

VREF

DO-D17

VSS

DO-D17

VDDID

Strap:see Note 4

Note :

1. DQ-to-I/O wiring may be changed within a byte.

2. DQ/DQS/DM/CKE/S relationships must be

maintained as shown.

3. DQ/DQS resistors should be 22 Ohms.

4. VDDID strap connections (for memory device VDD, VDDQ) :

STRAP OUT (OPEN) : VDD = VDDQ

STRAP IN (VSS) : VDD â VDDQ

5. RCS0 and RCS1 altermate between the back frong

sides of the DIMM.

6. Address and control resistors should be 22 Ohms.

Rev. 0.1 / Mar. 2003

▷