HYMD132725B8J-J Datasheet, PDF(3/16 Page) Hynix Semiconductor

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

HYMD132725B8J-J Datasheet, PDF (3/16 Pages) Hynix Semiconductor – Unbuffered DDR SDRAM DIMM

◁

HYMD132725B(L)8J-J

FUNCTIONAL BLOCK DIAGRAM

DQS0

DM0

/CS1

/CS0

DQ0

DQ1

DQ2

DQ3

DQ4

DQ5

DQ6

DQ7

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

DQS1

DM1

DQ8

DQ9

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

DQS2

DM2

DQ16

DQ17

DQ18

DQ19

DQ20

DQ21

DQ22

DQ23

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

DQS3

DM3

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

DQS8

DM8

CB0

CB1

CB2

CB3

CB4

CB5

CB6

CB7

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

DQS4

DM4

DQ32

DQ33

DQ34

DQ35

DQ36

DQ37

DQ38

DQ39

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS DQS

D10

DQS5

DM5

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS DQS

D11

DQS6

DM6

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS DQS

D12

DQS7

DM7

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS DQS

DD1213

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

D14

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS DQS

D15

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

D16

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS DQS

D17

VDD SPD

VDD /VDDQ

VREF

VSS

VDDID

SPD

DO-D17

Strap:see Note 4

SCL

BA0-BA1

A0-A13

CKE1

/RAS

/CAS

CKE0

/WE

Serial PD

A0 A1 A2

SA0 SA1 SA2

SDA

BA0-BA1 : SDRAMs D0-D17

A0-A13 : SDRAMs D0-D17

CKE : SDRAMs D9-D17

/RAS : SDRAMs D0-D17

/CAS : SDRAMs D0-D17

CKE : SDRAMs D0-D8

/WE : SDRAMs D0-D17

*Clock Wiring

Clock Input

SDRAMs

*CK0, /CK0

*CK1, /CK1

*CK2, /CK2

6 SDRAMs

Note :

*Wire per Clock Loading

Table/Wiring Diagrams

1. DQ-to-I/O wiring is shown as recommended but may

be changed.

2. DQ/DQS/DM/CKE/S relationships must be maintained

as shown.

3. DQ, DQS, DM/DQS resistors : 22 Ohms Â± 5%.

4. VDDID strap connections (for memory device VDD,

VDDQ):

STRAP OUT (OPEN) : VDD = VDDQ

STRAP IN (VSS) : VDD â V DDQ

5. BAx, Ax, RAS, CAS, WE resistors 3 Ohms Â± 5%

Rev. 0.3/Jul. 02

▷