AK5720VT Datasheet, PDF (11/25 Pages) HuaXinAn Electronics CO.,LTD – ADC

[AK5720]
Parameter
Symbol
min
typ
max
Unit
Audio Interface Timing (Slave mode)
Normal mode
BICK Period
tBCK
160
ns
BICK Pulse Width Low
tBCKL
65
ns
Pulse Width High
tBCKH
65
ns
LRCK Edge to BICK “” (Note 8)
tLRB
30
ns
BICK “” to LRCK Edge (Note 8)
tBLR
30
LRCK to SDTO (MSB) (Except I²S mode) tLRS
ns
35
ns
BICK “” to SDTO
tBSD
35
ns
TDM256 mode
BICK Period
tBCK
40
ns
BICK Pulse Width Low
tBCKL
16
ns
Pulse Width High
tBCKH
16
ns
LRCK Edge to BICK “”
(Note 8) tLRB
10
ns
BICK “” to LRCK Edge
(Note 8) tBLR
10
ns
SDTO Setup time BICK “”
tBSS
7
ns
SDTO Hold BICK “”
tBSH
6
ns
TDMI Hold Time
tSDH
4
ns
TDMI Setup Time
tSDS
5
ns
Audio Interface Timing (Master mode)
Normal mode
BICK Frequency
fBCK
64fs
Hz
BICK Duty
dBCK
50
%
BICK “” to LRCK
tMBLR
20
20
ns
BICK “” to SDTO
tBSD
40
40
ns
TDM256 mode
BICK Frequency
fBCK
256fs
Hz
BICK Duty
(Note 9) dBCK
50
%
BICK “” to LRCK
tMBLR
10
10
ns
SDTO Setup time BICK “”
tBSS
7
ns
SDTO Hold BICK “”
tBSH
6
ns
TDMI Hold Time
tSDH
4
ns
TDMI Setup Time
tSDS
5
ns
Power-Down & Reset Timing
PDN Pulse Width
(Note 10) tPD
150
ns
PDN Reject Pulse Width
(Note 10) tRPD
30
ns
PDN “” to SDTO valid
(Note 11) tPDV
4129
1/fs
Note 8. この規格値はLRCKのエッジとBICKの“”が重ならないように規定しています。
Note 9. MCLKのデューティが50%のとき。
Note 10. 電源投入時はPDN pin を“L” にすることでリセットがかかります。150ns以上のPDN pin = “L”パ
ルスでリセットがかかります。30ns以下のPDN pin= “L”パルスではリセットはかかりません。
Note 11. PDN pin を立ち上げてからのLRCKクロックの “” の回数です。
MS1641-J-00
- 10 -
2014/04