8255PPI Datasheet, PDF (6/8 Pages) List of Unclassifed Manufacturers – PROGRAMMIERBARER PARALLELER INTERFACESCHALTKREIS

FH Kiel FB Informatik & Elektrotechnik Prof.Dr. K. Kißig [e-mail]
Mit der high-low Flanke von WR wird INTR wieder inaktiv d.h. INTR = low. Am Ende des
Bestätigungszyklusses mit der low-high Flanke von ACK wird INTR wieder aktiv d.h. INTR = high
und damit wird ein neuer Interrupt ausgelöst.
Die INTE-Flip-Flops von Port A und Port B werden kontrolliert durch:
INTE Port A: Bit/Reset PC6
INTE Port B: Bit/Reset PC2
Die entsprechenden Varianten der Programmierung im Mode 1, getrennt nach Port A und Port B, jeweils für
Eingang/Ausgang zeigen die folgenden Bilder.
Informationen über den Zustand der Bestätigungssignale IBF,OBF, des Interrupt-Freigabe-FF INTE und der
Interrupt Anforderung INTR erhält man durch Lesen eines Statusbytes von Port C (Tabelle 3).
Format der Statusinformation Mode 1 (IN Port C)
Für Port-Eingabe
D7 D6 D5 D4
E/A E/A IBFA INTEA
Gruppe A
D3 D2 D1 D0
INTRA INTEB BFB INTRB
Gruppe B
Für Port-Ausgabe
D7 D6 D5 D4 D3
D2 D1 D0
OBFA INTEA E/A E/A INTRA INTEB OBFB INTRB
Gruppe A
Gruppe B
6