NT256D64S88AAG Datasheet, PDF(4/15 Page) List of Unclassifed Manufacturers – 184pin One Bank Unbuffered DDR SDRAM MODULE

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

NT256D64S88AAG Datasheet, PDF (4/15 Pages) List of Unclassifed Manufacturers – 184pin One Bank Unbuffered DDR SDRAM MODULE

◁

NT256D64S88AAG

256MB : 32M x 64

PC2100 / PC1600 Unbuffered DIMM

Functional Block Diagram (1 Bank, 32Mx8 DDR SDRAMs)

DQS0

DQS9

DQ0

DQ1

DQ2

DQ3

DQ4

DQ5

DQ6

DQ7

DQS1

DQS10

DQ8

DQ9

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

DQS2

DQS11

DQ16

DQ17

DQ18

DQ19

DQ20

DQ21

DQ22

DQ23

DQS3

DQS12

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

DM CS DQS

I/O 7

I/O 6

I/O 1

I/O 0 D0

I/O 5

I/O 4

I/O 3

I/O 2

DM CS DQS

I/O 7

I/O 6

I/O 1

I/O 0 D1

I/O 5

I/O 4

I/O 3

I/O 2

I/O 7

I/O 6

I/O 1

I/O 0

I/O 5

I/O 4

I/O 3

I/O 2

CS DQS

DM CS DQS

I/O 7

I/O 6

I/O 1

I/O 0 D3

I/O 5

I/O 4

I/O 3

I/O 2

BA0-BA1

A0-A13

RAS

CAS

CKE0

BA0-BA1 : SDRAMs D0-D7

A0-A13 : SDRAMs D0-D7

RAS : SDRAMs D0-D7

CAS : SDRAMs D0-D7

CKE : SDRAMs D0-D7

WE : SDRAMs D0-D7

Serial PD

SCL

A0 A1 A2

SDA

SA0 SA1 SA2

Notes :

1. DQ-to-I/O wiring is shown as recommended but may be changed.

2. DQ/DQS/DM/CKE/S relationships must be maintained as shown.

3. DQ, DQS, DM/DQS resistors: 22 Ohms.

4. VDDID strap connections (for memory device VDD, VDDQ):

STRAP OUT (OPEN): VDD = VDDQ

STRAP IN (VSS): VDD is not equal to VDDQ.

DQS4

DQS13

DQ32

DQ33

DQ34

DQ35

DQ36

DQ37

DQ38

DQ39

DQS5

DQS14

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

DQS6

DQS15

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

DQS7

DQS16

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

DM CS DQS

I/O 7

I/O 6

I/O 1

I/O 0 D4

I/O 5

I/O 4

I/O 3

I/O 2

DM CS DQS

I/O 7

I/O 6

I/O 1

I/O 0 D5

I/O 5

I/O 4

I/O 3

I/O 2

DM CS DQS

I/O 7

I/O 6

I/O 1

I/O 0 D6

I/O 5

I/O 4

I/O 3

I/O 2

DM CS DQS

I/O 7

I/O 6

I/O 1

I/O 0 D7

I/O 5

I/O 4

I/O 3

I/O 2

* Clock Wiring

Clock Input SDRAMs

*CK0/CK0

2 SDRAMs

*CK1/CK1

3 SDRAMs

*CK2/CK2

3 SDRAMs

* Wire per Clock Loading Table/

Wiring Diagrams

VDDSPD

VDD/VDDQ

VREF

VSS

VDDID

SPD

D0-D7

Strap: see Note 4

REV 1.1

08/2002

NANYA TECHNOLOGY CORP. reserves the right to change Products and Specifications without notice.

▷