EBD52UC8AAFA Datasheet, PDF (7/18 Pages) Elpida Memory – 512MB Unbuffered DDR SDRAM DIMM

EBD52UC8AAFA
Block Diagram
/CS0
RS
DQS0
/CS1
RS
DM0/DQS9
8 RS ^{DQS /CS DM}
DQS /CS DM
DQ0 to DQ7
DQ U1
DQ U10
RS
DQS1
8 RS
DQ8 to DQ15
RS
DQS2
8 RS
DQ16 to DQ23
RS
E DQS3
8 RS
DQ24 to DQ31
RS
DQS4
O 8 RS
DQ32 to DQ39
RS
DQS5
8 RS
L^{DQ40 to DQ47}
DQS /CS DM
DQ U11
DQS /CS DM
DQ U3
DQS /CS DM
DQ U13
DQS /CS DM
DQ U14
DQS /CS DM
DQ U6
RS
DQS /CS DM
DQ U2
RS
DQS /CS DM
DQ U12
RS
DQS /CS DM
DQ U4
RS
DQS /CS DM
DQ U5
RS
DQS /CS DM
DQ U15
DM1/DQS10
DM2/DQS11
DM3/DQS12
DM4/DQS13
DM5/DQS14
RS
DQS6
8 RS
DQ48 to DQ55
RS
DQS7
8 RS
DQ56 to DQ63
DQS /CS DM
DQ U16
DQS /CS DM
DQ U8
RS
DQS /CS DM
DQ U7
RS
DQS /CS DM
DQ U17
DM6/DQS15
DM7/DQS16
P * U1 to U8, U10 to U17: 256M bits DDR SDRAM
U20: 2k bits EEPROM
RS: 22Ω
r ^VDD
VREF
VSS
o VDDID
open
U1 to U8, U10 to U17
U1 to U8, U10 to U17
U1 to U8, U10 to U17
Clock wiring
Clock input DDR SDRAMS
CK0, /CK0 4DRAM loads
d _{CK1, /CK1 6DRAM loads}
CK2, /CK2 6DRAM loads
uct ^{Note: Wire per Clock loading table/Wiring diagrams.}
A0 to A12
A0 to A12 (U1 to U8, U10 to U17)
BA0, BA1
BA0, BA1 (U1 to U8, U10 to U17)
/RAS
/RAS (U1 to U8, U10 to U17)
/CAS
/CAS (U1 to U8, U10 to U17)
/WE
/WE (U1 to U8, U10 to U17)
CKE0
CKE1
CKE (U1 to U8, U10 to U17)
CKE (U1 to U8, U10 to U17)
Serial PD
SCL
SCL
SDA
SDA
U20
A0 A1 A2
SA0 SA1 SA2
Notes:
1. The SDA pull-up resistor is required due to
the open-drain/open-collector output.
2. The SCL pull-up resistor is recommended
because of the normal SCL line inacitve
"high" state.
Data Sheet E0362E20 (Ver. 2.0)
7