English
Language : 

CY7C1566V18_08 Datasheet, PDF (5/28 Pages) Cypress Semiconductor – 72-Mbit DDR-II+ SRAM 2-Word Burst Architecture (2.5 Cycle Read Latency)
◁
CY7C1566V18, CY7C1577V18
CY7C1568V18, CY7C1570V18
Pin Configuration (continued)
The pin configuration for CY7C1566V18, CY7C1577V18, CY7C1568V18, and CY7C1570V18 follow. [2]
165-Ball FBGA (15 x 17 x 1.4 mm) Pinout
CY7C1568V18 (4M x 18)
1
2
3
4
5
6
7
8
9
A
CQ
A
A
R/W
BWS1
K NC/144M LD
A
B
NC
DQ9
NC
A NC/288M K
BWS0
A
NC
C
NC
NC
NC
VSS
A
NC
A
VSS
NC
D
NC
NC
DQ10
VSS
VSS
VSS
VSS
VSS
NC
E
NC
NC
DQ11
VDDQ
VSS
VSS
VSS
VDDQ
NC
F
NC
DQ12
NC
VDDQ
VDD
VSS
VDD
VDDQ
NC
G
NC
NC
DQ13
VDDQ
VDD
VSS
VDD
VDDQ
NC
H
DOFF
VREF
VDDQ
VDDQ
VDD
VSS
VDD
VDDQ
VDDQ
J
NC
NC
NC
VDDQ
VDD
VSS
VDD
VDDQ
NC
K
NC
NC
DQ14
VDDQ
VDD
VSS
VDD
VDDQ
NC
L
NC
DQ15
NC
VDDQ
VSS
VSS
VSS
VDDQ
NC
M
NC
NC
NC
VSS
VSS
VSS
VSS
VSS
NC
N
NC
NC
DQ16
VSS
A
A
A
VSS
NC
P
NC
NC
DQ17
A
A
QVLD
A
A
NC
R
TDO
TCK
A
A
A
NC
A
A
A
10
A
NC
DQ7
NC
NC
NC
NC
VREF
DQ4
NC
NC
DQ1
NC
NC
TMS
11
CQ
DQ8
NC
NC
DQ6
DQ5
NC
ZQ
NC
DQ3
DQ2
NC
NC
DQ0
TDI
CY7C1570V18 (2M x 36)
1
2
3
4
5
6
7
8
9
10
11
A
CQ NC/144M A
R/W
BWS2
K
BWS1
LD
A
A
CQ
B
NC
DQ27 DQ18
A
BWS3
K
BWS0
A
NC
NC
DQ8
C
NC
NC
DQ28
VSS
A
NC
A
VSS
NC
DQ17 DQ7
D
NC
DQ29 DQ19
VSS
VSS
VSS
VSS
VSS
NC
NC
DQ16
E
NC
NC
DQ20
VDDQ
VSS
VSS
VSS
VDDQ
NC
DQ15 DQ6
F
NC
DQ30 DQ21 VDDQ
VDD
VSS
VDD
VDDQ
NC
NC
DQ5
G
NC
DQ31 DQ22 VDDQ
VDD
VSS
VDD
VDDQ
NC
NC
DQ14
H
DOFF
VREF
VDDQ
VDDQ
VDD
VSS
VDD
VDDQ
VDDQ
VREF
ZQ
J
NC
NC
DQ32
VDDQ
VDD
VSS
VDD
VDDQ
NC
DQ13 DQ4
K
NC
NC
DQ23
VDDQ
VDD
VSS
VDD
VDDQ
NC
DQ12 DQ3
L
NC
DQ33 DQ24 VDDQ
VSS
VSS
VSS
VDDQ
NC
NC
DQ2
M
NC
NC
DQ34
VSS
VSS
VSS
VSS
VSS
NC
DQ11 DQ1
N
NC
DQ35 DQ25
VSS
A
A
A
VSS
NC
NC
DQ10
P
NC
NC
DQ26
A
A
QVLD
A
A
NC
DQ9
DQ0
R
TDO
TCK
A
A
A
NC
A
A
A
TMS
TDI
Document Number: 001-06551 Rev. *E
Page 5 of 28
[+] Feedback
 ▷