CY14B108L_11 Datasheet, PDF (3/24 Pages) Cypress Semiconductor – 8-Mbit (1024 K × 8/512 K × 16) nvSRAM

CY14B108L
CY14B108N
Pinouts
Figure 1. Pin Diagram - 48-Ball FBGA
(×8)
Top View
(not to scale)
12
3
4
5
6
NC OE ^A0 ^A1 ^A2 NC
A
NC _NC
A₃
A_{4 CE NC}
B
DQ₀ NC A₅ A₆ NC DQ₄
C
V_{SS DQ1} A₁₇ A₇ DQ₅ V_CC
D
V_{CC DQ2} V_CAP A_{16 DQ6} V_SS
E
DQ₃ NC A₁₄ A₁₅ NC DQ₇
F
NC HSB A₁₂ A₁₃ WE NC
G
A₁₈
A₈
A₉
A₁₀ A₁₁ A₁₉
H
(×16)
Top View
(not to scale)
12
3
4
5
6
BLE OE ^A0 ^A1 ^A2 NC
A
DQ_{8 BHE} A₃ A_{4 CE DQ0}
B
DQ₉ DQ₁₀ A₅
A₆ DQ₁ DQ₂
C
V_{SS DQ11} A₁₇ A₇ DQ₃ V_CC
D
V_{CC DQ12} V_CAP A_{16 DQ4} V_SS
E
DQ₁₄ DQ₁₃ A₁₄ A₁₅ DQ₅ DQ₆
F
DQ₁₅ HSB ^A₁₂ A₁₃ WE DQ₇
G
A₁₈ A₈
A₉
A₁₀ A_{11 NC}
H
44-TSOP II
(×8)
NC ₁
NC^[4] 2
44
43
A₀ 3
42
A_{1 4}
41
A_{2 5}
40
A₃ 6
39
A₄ 7
38
CE 8
37
DQ_{0 9}
36
DQ₁ 10
35
V_CC 11
34
V_SS
DQ₂
12 ^{Top View}
13 ^{(not to scale)}
33
32
DQ₃ 14
31
WE 15
30
A₅ 16
29
A₆ 17
28
A₇ 18
27
A_{8 19}
26
A_{9 20}
25
NC 21
24
NC 22
23
Figure 2. Pin Diagram - 44/54-Pin TSOP II
HSB
NC
A₁₉
A₁₈
A₁₇
A₁₆
A₁₅
OE
DQ₇
DQ₆
V_SS
V_CC
DQ₅
DQ₄
V_CAP
A₁₄
A₁₃
A₁₂
A₁₁
A₁₀
NC
NC
N_[C_4]
NC
A₀
A₁
A₂
A₃
A₄
CE
DQ₀
DQ₁
DQ₂
DQ₃
V_CC
V_SS
DQ₄
DQ₅
DQ₆
DQ₇
WE
A₅
A₆
A₇
A₈
A₉
NC
NC
NC
54-TSOP II
(×16)
1
54
2
53
3
52
4
51
5
50
6
49
7
48
8
47
9
46
10
45
11
44
12
43
13 _{Top View} ⁴²
14 (not to scale) ⁴¹
15
40
16
39
17
38
18
37
19
36
20
35
21
34
22
33
23
32
24
31
25
30
26
29
27
28
HSB
A₁₈
A₁₇
A₁₆
A₁₅
OE
BHE
BLE
DQ₁₅
DQ₁₄
DQ₁₃
DQ₁₂
V_SS
V_CC
DQ₁₁
DQ₁₀
DQ₉
DQ₈
V_CAP
A₁₄
A₁₃
A₁₂
A₁₁
A₁₀
NC
NC
NC
Note
4. Address expansion for 16 Mbit. NC pin not connected to die.
Document #: 001-45523 Rev. *I
Page 3 of 24
[+] Feedback