AK2301 Datasheet, PDF (6/18 Pages) Asahi Kasei Microsystems – 3.3V シングルチャネルＰＣＭコーデック ＬＳＩ

ASAHI KASEI
[AK2301]
◆PCMインタフェース (Lomg Frame, Short Frame)
特記なき場合、Ta=-40 to +85℃, VDD = 3.0~3.6V, VSS = 0V, FS=8kHzにおいての定義となります。全ての
出力ピンのタイミングパラメータはVOH = 0.8VDD及びVOL = 0.4Vにて測定されます。全ての入力ピンの
タイミングパラメーターはVIH = 0.7VDD及びVIL = 0.3VDDにて測定されます。
■AC特性
パラメータ
記号 Min Typ Max 単位 参照図
FS Frequency
BCLK Frequency
BCLK Duty Cycle
Rising/Falling Time: (BCLK,FS, DX,DR)
Hold Time: BCLK Low to FS High
Setup Time: FS High to BCLK Low
f_PF -1.0% 8 +1.0% kHz
f_PB
-
f_PF×8N
(N=1~32)
-
kHz
t_WB
40
60 %
t_RB
t_FB
40 ns
t_HBF
60
t_SFB
60
ns
図1, 2
ns
Setup Time: DR to BCLK Low
t_SDB
60
ns
Hold Time: BCLK Low to DR
t_HBD
60
ns
Delay Time: BCLK High to DX valid
注1） t_DBD
0
Delay Time: (A) BCLK Low to DX High-Z or (B) FS Low to DX
High-Z or (C) BCLK High to DX High-Z
注1）
t_DZC
0
Long Frame
60 ns
60 ns
Hold Time: 2^nd period of BCLK Low to FS Low
t_HBFL
60
Delay Time: FS or BCLK High, whichever is later,to DX valid
注1）
t_DZFL
FS Pulse Width Low
t_WFSL
1
ns
60 ns ^図1
BCLK
Short Frame
Hold Time: BCLK Low to FS Low
Setup Time: FS Low to BCLK Low
（注１）50pFの負荷容量、及び0.2mA駆動
t_HBFS
60
t_SFBS
60
ns
図2
ns
<MS0416-J-02>
6
2013/05