AK8141 Datasheet, PDF (5/9 Pages) Asahi Kasei Microsystems – Register Programable Single Clock Generator

２－６）シリアル・インタフェース・タイミング
＜書き込み＞
t3 t4
SDATA
D0
D1
A6
t1 t2
SCLK
XLAT
A7
t5 t6
t7
[AK8141]
** XLAT が Low の期間中に SCLK の立ち上がりエッジが入ると誤書き込みの原因となります。
記号
t1,t2
t3
t4
t5
t6
t7
項
目
SCLK パルス幅
SDATA セットアップ・タイム
SDATA ホールド・タイム
SCLK 立ち上がりから XLAT 立ち下がり
XLAT パルス幅
XLAT 立ち上がりから SCLK 立ち下がり
Min Typ Max 単位
20
ns
20
ns
20
ns
20
ns
20
ns
20
ns
MS0607-J-02
-5-
2010/10