AK8141 Datasheet, PDF (2/9 Pages) Asahi Kasei Microsystems – Register Programable Single Clock Generator

1. 端子説明
１－１）端子配置図
[AK8141]
1: OE
2: VDD
3: VSS
4: CLKOUT
8:CLKIN
7:XLAT
6:SCLK
5:SDA
１－２）端子機能説明
端子名
端子番号
(端子タイプ)
説明
1
OE
(DI)
CLKOUT出力イネーブル端子
この端子が“L”の時、PLLはパワーダウンされ、CLKOUT端子は”L”となり
ます。本端子は100kΩでプルダウンされています。
VDD
電源端子
2
(PWR)
3
VSS
接地端子
(PWR)
クロック出力端子
4
CLKOUT 27MHz～50MHz(1MHz刻み),33.75MHz,40.5MHz,49.5MHzのクロック
(DO)
を出力します。クロック周波数はレジスタで設定します。OE=”L”の時、“L”
となります。
SDATA シリアルデータ入力端子
5
(DI)
データ8bit、続いてアドレス8bitをLSBから入力して下さい。
シリアルクロック入力端子
SCLK
6
(DI)
データ書き込みには16クロック入力して下さい。16クロック以上入力した
場合、最後から16クロック分がデータ及びアドレスと認識されます。
ライト制御信号入力端子
7
XLAT 書込み時以外はXLAT=”H”にして下さい。
(DI)
”L”パルスの立ち上がりエッジでデータをラッチします。
本端子は100kΩでプルアップされています。
クロック入力端子
48.0MHz,24MHz,12.0MHz,27MHzのいずれかの周波数を入力して下さい。入力
CLKIN
8
（DI）
周波数はレジスタで設定します。クロック入力がない場合、OE=”L”(パワ
ーダウン状態)にして下さい。無入力もしくは不安定なクロック入力の場
合、出力が安定しません。
PWR：電源
DO ：デジタル出力
DI ：デジタル入力
MS0607-J-02
-2-
2010/10