AK8151A Datasheet, PDF (4/7 Pages) Asahi Kasei Microsystems – 60MHz/72MHz 2-output clock generator

[AK8151A]
２－４）ＤＣ特性
項目
高ﾚﾍﾞﾙ入力電圧 1
(VIH1)
低ﾚﾍﾞﾙ入力電圧 1
(VIL1)
高ﾚﾍﾞﾙ入力電圧 2
(VIH2)
低ﾚﾍﾞﾙ入力電圧 2
(VIL2)
入力ﾘｰｸ電流 1
入力ﾘｰｸ電流 2
高ﾚﾍﾞﾙ出力電圧
(VOH)
低ﾚﾍﾞﾙ出力電圧
(VOL)
VDD＝1.7-1.9V，VDDO1,VDDO2=1.7-1.9Vor2.7-3.6V Ta＝-20～85℃
端子
MIN
TYP
MAX
単位
備考
SEL 0.7*VDDI
SEL
VSS
ICLK 0.7*VDDI
ICLK
VSS
ICLK
SEL
CLKOUT1
CLKOUT2
CLKOUT1
CLKOUT2
-10
-10
0.8*VDDO1
0.8*VDDO2
VDDI
V VDDI=3.0V±10% or
VDDI=1.7～1.9V
0.2*VDDI V VDDI=3.0V±10% or
VDDI=1.7～1.9V
VDDI
V VDDI=3.0V±10% or
VDDI=1.7～1.9V
0.3*VDDI V VDDI=3.0V±10% or
VDDI=1.7～1.9V
+10
uA
+40
uA
V Ioh= -5mA
V Ioh= -5mA
0.2*VDDO1 V Iol= 5mA
0.2*VDDO2 V Iol= 5mA
VDDI：入力信号を駆動する IC の電源電圧
２－５）ＡＣ特性
VDD＝1.7-1.9V，VDDO1,VDDO2=1.7-1.9Vor2.7-3.6V Ta＝-20～85℃
項目
外部入力 CLK
周波数
外部入力 CLK
ﾃﾞｭｰﾃｨｰｻｲｸﾙ
出力周波数 1,2
出力 CLK
立ち上がり時間^*1
端子
MIN
ICLK
ICLK
30
CLKOUT1,2
CLKOUT1
CLKOUT2
TYP
27.00
50
60.00
72.00
出力 CLK
立ち下がり時間^*1
CLKOUT1
CLKOUT2
出力 CLK ジッタ^*1
（ピリオド）
出力 CLK
ﾃﾞｭｰﾃｨｰｻｲｸﾙ^*1
出力 CLK 位相差^{*1 *2}
CLKOUT1,2
CLKOUT1,2 45
CLKOUT1,2 -1.54
25
(1σ)
50
ﾊﾟﾜｰｱｯﾌﾟ時間^{*1 *3}
CLKOUT1,2
MAX
70
3.0
3.0
3.0
3.0
55
1.54
3
単位
MHz
備考
%
MHz SEL=L
SEL=H
ns Cp1 =15pF
0.2*VDDO1→0.8*VDDO1
ns Cp2 =15pF
0.2*VDDO2→0.8*VDDO2
ns Cp1 =15pF
0.2*VDDO1→0.8*VDDO1
ns Cp2 =15pF
0.2*VDDO2→0.8*VDDO2
ps Cp1,2=15pF, 1000cycle
% Cp1=15pF
ns VDDO1：3.3±0.165V
VDDO2：1.8±0.09V
Cp1=Cp2
ms
*1 設計値
*2 出力 CLK 位相差の定義は「3.出力クロック位相差」に記載
*3 電源が VDD 電圧に達した後、出力が所定の周波数の±0.1％に安定するまでの時間
MS1092-J-00
-4-
2010/1