AK8151A Datasheet, PDF (2/7 Pages) Asahi Kasei Microsystems – 60MHz/72MHz 2-output clock generator

１．端子説明
１－１）端子配置図
1:CLKOUT１
2:ICLK
3:SEL
4:VDDO1
[AK8151A]
8:VDD
7:GND
6:VDDO2
5: CLKOUT2
１－２）端子機能説明
端子
端子名
番号 (端子タイプ)
説明
クロック出力端子1
1
CLKOUT1 内蔵PLLで生成された60MHzまたは72MHzのクロックを出力します。
(DO)
出力周波数はSEL端子で設定します。
出力電圧は1.8Vまたは3.3V出力で、VDDO1端子で設定します。
クロック入力端子
2
ICLK
(DI)
27.00MHzのクロックを入力して下さい。
1.8Vまたは3.3V入力です。
【重要】ICLKは常に入力して下さい。ICLKを停止すると、所定の出力周波
数以外のクロックがCLKOUT1,2より出力されます。
クロック出力設定端子
3
SEL
出力クロックの周波数を設定します。
(DI)
SEL=L：60MHz, SEL=H：72MHz
1.8Vまたは3.3V入力です（200kΩのプルダウン抵抗内蔵）。
4
VDDO１
(PWR)
出力端子用電源端子１
CLKOUT1端子用の電源端子です。1.8Vまたは3.3Vを供給して下さい。
クロック出力端子2
5
CLKOUT2 内蔵PLLで生成された60MHzまたは72MHzのクロックを出力します。
(DO)
出力周波数はSEL端子で設定します。
出力電圧は1.8Vまたは3.3V出力で、VDDO2端子で設定します。
6
VDDO2 出力端子用電源端子２
（PWR） CLKOUT2端子用の電源端子です。1.8Vまたは3.3Vを供給して下さい。
7
GND
接地端子
（PWR） 0Vを接続して下さい。
8
VDD
コア用電源端子
（PWR） 1.8Vを供給して下さい。
PWR：電源
DO ：デジタル出力
DI ：デジタル入力
MS1092-J-00
-2-
2010/1