AK7736AVQ Datasheet, PDF (12/21 Pages) Asahi Kasei Microsystems – 2Ch SRC 内蔵 Audio/HF DSP

[AK7736A]
■ シリアルデータインタフェース
(Ta= -40°C ~85°C; VDD=3.0~3.6V, TVDD=1.7~3.6V, VSS =0V; CL=20pF)
Parameter
Symbol min typ max Unit
DSP部入力 SDIN1, 2A, 2B, 2C, 3, 4
(Note 20)
BITCLK1 “↑”からLRCLK1への遅延時間
(Note 21) tBLRD
20
ns
LRCLK1からBITCLK1 “↑”への遅延時間
(Note 21) tLRBD
20
ns
シリアルデータ入力 ラッチセットアップ時間
tBSIDS
80
ns
シリアルデータ入力 ラッチホールド時間
tBSIDH 80
ns
SRC部入力 SDIN3
BITCLKI3 “↑”からLRCLKI3への遅延時間
(Note 22) tBLRD
20
ns
LRCLKI3からBITCLKI3 “↑”への遅延時間
(Note 22) tLRBD
20
ns
シリアルデータ入力 ラッチセットアップ時間
tBSIDS
40
ns
シリアルデータ入力 ラッチホールド時間
tBSIDH 40
ns
FSCONV部入力 SDIN4
(Note 23)
BITCLKI2 “↑”からLRCLKI2への遅延時間
(Note 24) tBLRD
20
ns
LRCLKI2からBITCLKI2 “↑”への遅延時間
(Note 24) tLRBD
20
ns
シリアルデータ入力 ラッチセットアップ時間
tBSIDS
40
ns
シリアルデータ入力 ラッチホールド時間
tBSIDH 40
ns
出力 SDOUT1, SDOUT2, SDOUT3, SDOUT4
BITCLKO周波数
BITCLKOデューティ比
(Note 25)
(Note 25)
fBCLK
64
fs
50
%
BITCLKO “↓”からLRCLKOへの遅延時間
(Note 26) tMBL
-20
40 ns
LRCLK1からシリアルデータ出力遅延時間 (Note 27) tLRD
80 ns
BITCLK1“↓”からシリアルデータ出力遅延時間 (Note 28) tBSOD
80 ns
LRCLKOからシリアルデータ出力遅延時間 (Note 27) tLRD
80
BITCLKO “↓”からシリアルデータ出力遅延時間 (Note 29) tBSOD
80
SDINn → SDOUTn (n=1, 2A, 2B, 2C, 3, 4)
SDINnからSDOUTn出力遅延時間
tIOD
60 ns
Note 20. CKM mode 4 時は LRCLKI2, BITCLKI2 からの時間です。
Note 21. BITCLK1 の極性が反転している場合は BITCLK1 の “↓”になります。
Note 22. BITCLKI3 の極性が反転している場合は BITCLKI3 の “↓”になります。
Note 23. CKM mode 4 時を除きます。
Note 24. BITCLKI2 の極性が反転している場合は BITCLKI2 の “↓”になります。
Note 25. スレーブモード時は除きます。
Note 26. コントロールレジスタ BCKOP bit= “1”時は BITCLKO の “↑”に対しての値です。
Note 27. I2S 互換モード時を除きます
Note 28. BITCLK1 の極性を反転させた場合は BITCLK1 の“↑”になります。
Note 29. BITCLKO の極性を反転させた場合は BITCLKO の“↑”になります。
MS1484-J-00-PB
- 12 -
2012/12