AK4616VQ Datasheet, PDF (11/46 Pages) Asahi Kasei Microsystems – 24bit 3ch/5ch Audio CODEC with Mic Amplifier

[AK4616]
Parameter
Symbol
min
Control Interface Timing (I²C Bus):
SCL Clock Frequency
fSCL
-
Bus Free Time Between Transmissions
tBUF
1.3
Start Condition Hold Time (prior to first clock pulse) tHD:STA 0.6
Clock Low Time
tLOW
1.3
Clock High Time
tHIGH
0.6
Setup Time for Repeated Start Condition
tSU:STA 0.6
SDA Hold Time from SCL Falling
(Note 13)
tHD:DAT 0
SDA Setup Time from SCL Rising
tSU:DAT 0.1
Rise Time of Both SDA and SCL Lines
tR
-
Fall Time of Both SDA and SCL Lines
tF
-
Setup Time for Stop Condition
tSU:STO 0.6
Pulse Width of Spike Noise Suppressed by Input Filter tSP
0
Capacitive load on bus
Cb
-
Power-down & Reset Timing
PDN Pulse Width
(Note 14)
tPD
150
PDN “↑” to SDTO valid
(Note 15)
tPDV
typ
1059
max Unit
400 kHz
-
μs
-
μs
-
μs
-
μs
-
μs
-
μs
-
μs
1.0
μs
0.3
μs
-
μs
50
ns
400 pF
ns
1/fs
Note 13. データは最低300ns (SCLの立ち下がり時間)の間保持されなければなりません。
Note 14. 電源投入時はPDN pin を“L” にすることでリセットがかかります。150ns以上のPDN pin = “L”パルス
でリセットがかかります。30ns以下のPDN pin= “L”パルスではリセットはかかりません。
Note 15. 内部パワーダウンが解除されてからのLRCKの立ち上がりの回数です。内部パワーダウンはダミーコ
マンド入力の後、解除されます。
Note 16. I²C-busはNXP B.V.の商標です。
MS1437-J-01
- 11 -
2012/11