AD9995_15 Datasheet, PDF (35/60 Pages) Analog Devices – 12-Bit CCD Signal Processor with Precision Timing Generator

AD9995
Table XIV. Standby Mode Operation
I/O Block
Standby 3 (Default)^{1, 2}
OUT_CONT = LO^{2, 3}
Standby 2^{3, 4}
Standby 1^{3, 4}
AFE
OFF
No Change
OFF
Only REFT, REFB ON
Timing Core
OFF
No Change
OFF
ON
CLO Oscillator
OFF
No Change
ON
ON
CLO
HI
Running
Running
Running
V1
LO
LO
LO
LO
V2
LO
LO
LO
LO
V3
LO
LO
LO
LO
V4
LO
LO
LO
LO
V5
LO
HI
HI
HI
V6
LO
HI
HI
HI
VSG1
VSG2
VSG3
VSG4
VSG5
SUBCK
E _VSUB
MSHUT
STROBE
H1
T _H2
H3
H4
E ^RG
VD
HD
DCLK
L DOUT
LO
LO
LO
LO
LO
LO
LO
LO
LO
Hi-Z
Hi-Z
Hi-Z
Hi-Z
Hi-Z
LO
LO
LO
LO
HI
HI
HI
HI
HI
HI
LO
LO
LO
LO
HI
LO
HI
LO
VDHDPOL Value
VDHDPOL Value
LO
LO
HI
HI
HI
HI
HI
HI
LO
LO
LO
LO (4.3 mA)
HI (4.3 mA)
LO (4.3 mA)
HI (4.3 mA)
LO (4.3 mA)
VDHDPOL Value
VDHDPOL Value
LO
LO
HI
HI
HI
HI
HI
HI
LO
LO
LO
LO (4.3 mA)
HI (4.3 mA)
LO (4.3 mA)
HI (4.3 mA)
LO (4.3 mA)
Running
Running
Running
LO
NOTES
1 _{To exit Standby 3, first write 00 to OPRMODE[1:0], then reset the Timing Core after ~500 µs to guarantee proper settling of the oscillator.}
2 _{Standby 3 mode takes priority over OUT_CONTROL for determining the output polarities.}
3 _{These polarities assume OUT_CONT = HI because OUT_CONTROL = LO takes priority over Standby 1 and 2.}
OBSO ^{4 Standby 1 and 2 will set H and RG drive strength to minimum value (4.3 mA).}
REV. 0
–35–