W3DG72256V-D2 Datasheet, PDF(2/6 Page) White Electronic Designs Corporation – 2GB

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

W3DG72256V-D2 Datasheet, PDF (2/6 Pages) White Electronic Designs Corporation – 2GB - 256Mx72 SDRAM, REGISTER and SPD, w/PLL

◁

White Electronic Designs

W3DG72256V-D2

FUNCTIONAL BLOCK DIAGRAM

CS0#

DQMB0

DQ0

DQ1

DQ2

DQ3

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQ4

DQ5

DQ6

DQ7

DQMB1

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQ8

DQ9

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQM CS

CB0

I/O 0

CB1

I/O 1

CB2

I/O 2

CB3

I/O 3

CS2#

DQMB2

DQ16

DQ17

DQ18

DQ19

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQ20

DQ21

DQ22

DQ23

DQMB3

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

CS1#

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQMB4

DQ32

DQ33

DQ34

DQ35

DQ36

DQ37

DQ38

DQ39

DQMB5

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

CB4

CB5

CB6

CB7

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQMB6

DQ48

DQ49

DQ50

DQ51

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQ52

DQ53

DQ54

DQ55

DQMB7

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

DQM CS

I/O 0

I/O 1

I/O 2

I/O 3

CS3#

CS0#-CS3#

DQMB0 to DQMB7

BA0-BA1

A0-A12

RAS#

CAS#

CKE0

CKE1

WE#

RS0#-RS3#

RDQMB0-RDQMB7

RBA0-RBA1 BA0-BA1: SDRAMS

RA0-RA12 A0-A12: SDRAMS

RRAS#

RAS#: SDRAMS

RCAS#

CAS#: SDRAMS

RCKE0

CKE0: SDRAMS

RCKE1

CKE1: SDRAMS

RWE#

WE#: SDRAMS

REGE

PCK

* Wire per Clock Loading Table/Wiring Diagrams

SERIAL PD

SCL

A0 A1 A2

SDA

SA0 SA1 SA2

VCC

SDRAMs

VSS

SDRAMs

NOTE: DQ wiring may differ than described in

this drawing, however DQ/DQMB/CKE/S

relationships must be maintained as shown.

SDRAM

CK0

PLL

CK1-CK3

12pF

NOTE: All resistor values are 10 ohms.

August 2005

Rev. 3

White Electronic Designs Corporation â¢ (602) 437-1520 â¢ www.wedc.com

▷