TMP86C820FG Datasheet, PDF (10/160 Pages) Toshiba Semiconductor – 8 Bit Microcontroller

3.4.2.2 Using data transfer instructions
3.4.3 Interrupt return ........................................................................................................................................ 41
3.5 Software Interrupt (INTSW) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
3.5.1 Address error detection .......................................................................................................................... 42
3.5.2 Debugging .............................................................................................................................................. 42
3.6 Undefined Instruction Interrupt (INTUNDEF). . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
3.7 Address Trap Interrupt (INTATRAP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
3.8 External Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
4. Special Function Register (SFR)
4.1 SFR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
4.2 DBR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
5. I/O Ports
5.1 Port P1 (P17 to P10) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
5.2 Port P2 (P22 to P20) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
5.3 Port P3 (P33 to P30) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
5.4 Port P5 (P57 to P50) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
5.5 Port P6 (P67 to P60) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
5.6 Port P7 (P77 to P70) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
6. Time Base Timer (TBT)
6.1 Time Base Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
6.1.1 Configuration .......................................................................................................................................... 59
6.1.2 Control .................................................................................................................................................... 59
6.1.3 Function .................................................................................................................................................. 60
6.2 Divider Output (DVO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
6.2.1 Configuration .......................................................................................................................................... 61
6.2.2 Control .................................................................................................................................................... 61
7. Watchdog Timer (WDT)
7.1 Watchdog Timer Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
7.2 Watchdog Timer Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
7.2.1 Malfunction Detection Methods Using the Watchdog Timer ................................................................... 64
7.2.2 Watchdog Timer Enable ......................................................................................................................... 65
7.2.3 Watchdog Timer Disable ........................................................................................................................ 66
7.2.4 Watchdog Timer Interrupt (INTWDT)...................................................................................................... 66
7.2.5 Watchdog Timer Reset ........................................................................................................................... 67
7.3 Address Trap . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
7.3.1 Selection of Address Trap in Internal RAM (ATAS) ................................................................................ 68
7.3.2 Selection of Operation at Address Trap (ATOUT) .................................................................................. 68
7.3.3 Address Trap Interrupt (INTATRAP)....................................................................................................... 68
7.3.4 Address Trap Reset ................................................................................................................................ 69
8. 18-Bit Timer/Counter (TC1)
ii