TMS370CX0X Datasheet, PDF (37/49 Pages) Texas Instruments – 8-BIT MICROCONTROLLER

TMS370Cx0x
8-BIT MICROCONTROLLER
SPNS029C – SEPTEMBER 1995 – REVISED FEBRUARY 1997
Table 17. Peripheral File Frame Compilation (Continued)
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _PF
BIT 7
BIT 6
BIT 5
BIT 4
BIT 3
BIT 2
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ Modes: Dual-Compare and Capture/Compare (Continued)
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ^{P044 Bit15}
Capture/Compare Register MSbyte
P045 Bit 7
Capture/Compare Register LSbyte
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _{P046 Bit15}
Watchdog Counter MSbyte
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _{P047 Bit7}
Watchdog Counter LSbyte
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _{P048 Bit7}
Watchdog Reset Key
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _P049
WD OVRFL
TAP SEL^†
WD INPUT
SELECT2^†
WD INPUT
SELECT1^†
WD INPUT
SELECT0^†
—
T1 INPUT
SELECT2
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _P04A
WD OVRFL
RST ENA^†
WD OVRFL
INT ENA
WD OVRFL
INT FLAG
T1 OVRFL
INT ENA
T1 OVRFL
INT FLAG
—
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _{Mode: Dual-Compare}
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _P04B
T1EDGE
INT FLAG
T1C2
INT FLAG
T1C1
INT FLAG
—
—
T1EDGE
INT ENA
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ P04C T1MODE=0
T1C1
OUT ENA
T1C2
OUT ENA
T1C1
RST ENA
T1CR
OUT ENA
T1EDGE
POLARITY
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _{Mode: Capture / Compare}
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _P04B
T1EDGE
INT FLAG
—
T1C1
INT FLAG
—
—
T1EDGE
INT ENA
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ P04C
T1
MODE = 1
T1C1
OUT ENA
—
T1C1
RST ENA
—
T1EDGE
POLARITY
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _{Modes: Dual-Compare and Capture/Compare}
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _P04D
—
—
—
—
T1EVT
DATA IN
T1EVT
DATA OUT
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _P04E
T1PWM
DATA IN
T1PWM
DATA OUT
T1PWM
FUNCTION
T1PWM
DATA DIR
T1IC/CR
DATA IN
T1IC/CR
DATA OUT
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _{P04F T1STEST}
T1
PRIORITY
—
—
—
—
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _{SCI1 Module Control Memory Map}
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _{P050 STOPBITS}
EVEN/ODD
PARITY
PARITY
ENABLE
ASYNC/
ISOSYNC
ADDRESS/
IDLE WUP
SCI CHAR2
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _P051
—
—
SCI SW
RESET
CLOCK
TXWAKE
SLEEP
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _P052
BAUDF
(MSB)
BAUDE
BAUDD
BAUDC
BAUDB
BAUDA
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ P053 BAUD7
BAUD6
BAUD5
BAUD4
BAUD3
BAUD2
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _{P054 TXRDY}
TX EMPTY
—
—
—
—
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _P055
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _P056
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _P057
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _P058
RX
ERROR
RXDT7
RXRDY
RXDT6
BRKDT
RXDT5
FE
OE
Reserved
RXDT4
RXDT3
Reserved
PE
RXDT2
BIT 1
T1 INPUT
SELECT1
—
T1C2
INT ENA
T1CR
RST ENA
—
—
T1EVT
FUNCTION
T1IC/CR
FUNCTION
—
SCI CHAR1
TXENA
BAUD9
BAUD1
—
RXWAKE
RXDT1
BIT 0
REG
Bit 8 T1CC
Bit 0
Bit 8 WDCNTR
Bit 0
Bit 0 WDRST
T1 INPUT
SELECT0
T1CTL1
T1
SW RESET
T1CTL2
T1C1
INT ENA
T1EDGE
DET ENA
T1CTL3
T1CTL4
T1C1
INT ENA
T1EDGE
DET ENA
T1CTL3
T1CTL4
T1EVT
DATA DIR
T1PC1
T1IC/CR DATA
DIR
T1PC2
—
T1PRI
SCI CHAR0 SCICCR
RXENA
SCICTL
BAUD8
BAUD MSB
BAUD0 (LSB)
SCI TX
INT ENA
SCI RX
INT ENA
BAUD LSB
TXCTL
RXCTL
RXDT0
RXBUF
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _{†Once the WD OVRFL RST ENA bit is set, these bits cannot be changed until a reset; this applies only to the standard}
watchdog and to simple counter. In the hard watchdog, these bits can be modified at any time; the WD INPUT SELECT2
bits are ignored.
• POST OFFICE BOX 1443 HOUSTON, TEXAS 77251–1443
37