TMS370CX1X Datasheet, PDF (20/50 Pages) Texas Instruments – 8-BIT MICROCONTROLLER

TMS370Cx1x
8-BIT MICROCONTROLLER
SPNS012F – MAY 1987 – REVISED FEBRUARY 1997
programmable timer 1 (continued)
Table 15. Timer 1 Module Register Memory Map
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _{PF BIT7}
BIT 6
BIT 5
BIT 4
BIT 3
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _{Modes: Dual-Compare and Capture/Compare}
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _{P040 Bit15}
T1Counter MSbyte
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _{P041 Bit7}
T1 Counter LSbyte
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _{P042 Bit15}
Compare Register MSbyte
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _{P043 Bit7}
Compare Register LSbyte
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ P044 Bit15
Capture/Compare Register MSbyte
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ^{P045 Bit7}
Capture/Compare Register LSbyte
P046 Bit 15
Watchdog Counter MSbyte
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _{P047 Bit7}
Watchdog Counter LSbyte
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _{P048 Bit7}
Watchdog Reset Key
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _P049
WD OVRFL
TAP SEL†
WD INPUT
SELECT2†
WD INPUT
SELECT1†
WD INPUT
SELECT0†
—
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _P04A
WD OVRFL
RST ENA†
WD OVRFL
INT ENA
WD OVRFL
INT FLAG
T1 OVRFL
INT ENA
T1 OVRFL
INT FLAG
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _{Mode: Dual-Compare}
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _P04B
T1EDGE
INT FLAG
T1C2
INT FLAG
T1C1
INT FLAG
—
—
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _P04C
T1
MODE=0
T1C1
T1C2
OUT ENA OUT ENA
T1C1
RST ENA
T1CR
OUT ENA
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _{Mode: Capture/Compare}
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _P04B
T1EDGE
INT FLAG
—
T1C1
INT FLAG
—
—
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _T1
T1C1
T1C1
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ ^P04C MODE=1 OUTENA
—
RST ENA
—
Modes: Dual-Compare and Capture / Compare
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _P04D
—
—
—
—
T1EVT
DATA IN
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _P04E
T1PWM
DATA IN
T1PWM
T1PWM
T1PWM
DATA OUT FUNCTION DATA DIR
T1IC/CR
DATA IN
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _{P04F T1STEST}
T1
PRIORITY
—
—
—
BIT 2
BIT 1
T1 INPUT
SELECT2
—
T1 INPUT
SELECT1
—
T1EDGE
INT ENA
T1EDGE
POLARITY
T1C2
INT ENA
T1CR
RST ENA
T1EDGE
INT ENA
—
T1EDGE
POLARITY
—
T1EVT
DATA OUT
T1IC/CR
DATA OUT
T1EVT
FUNCTION
T1IC/CR
FUNCTION
—
—
BIT 0
REG
Bit 8 T1CNTR
Bit 0
Bit 8 T1C
Bit 0
Bit 8 T1CC
Bit 0
Bit 8 WDCNTR
Bit 0
Bit 0 WDRST
T1 INPUT
SELECT0
T1CTL1
T1
SW RESET
T1CTL2
T1C1
INT ENA
T1EDGE
DET ENA
T1CTL3
T1CTL4
T1C1
INT ENA
T1EDGE
DET ENA
T1CTL3
T1CTL4
T1EVT
DATA DIR
T1IC/CR
DATA DIR
—
T1PC1
T1PC2
T1PRI
ÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁÁ _{†Once the WD OVRFL RST ENA bit is set, these bits cannot be changed until a reset; this applies only to the standard}
watchdog and to simple counter. In the hard watchdog, these bits can be modified at any time; the WD INPUT SELECT2
bits are ignored.
20
• POST OFFICE BOX 1443 HOUSTON, TEXAS 77251–1443