M366S1623ET0 Datasheet, PDF (4/12 Pages) Samsung semiconductor – 16Mx64 SDRAM DIMM based on 8Mx8, 4Banks, 4K Refresh, 3.3V Synchronous DRAMs with SPD

M366S1623ET0
PC133 Unbuffered DIMM
FUNCTIONAL BLOCK DIAGRAM
CS1
CS0
DQM0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQM1
•
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
•
•
CS
U0
•
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
U8
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
U1
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
U9
CS3
•
CS2
•
DQM2
•
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQM3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
•
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
U2
CS
U3
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
U10
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
U11
DQM4
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQM5
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
•
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
U4
•
DQM CS
DQ0
DQ1
DQ2 U5
DQ3
DQ4
DQ5
DQ6
DQ7
DQM6
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQM7
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
•
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
•
DQM
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
CS
U6
CS
U7
DQM CS
DQ0
DQ1
DQ2 U12
DQ3
DQ4
DQ5
DQ6
DQ7
DQM CS
DQ0
DQ1
DQ2 U13
DQ3
DQ4
DQ5
DQ6
DQ7
DQM CS
DQ0
DQ1
DQ2 U14
DQ3
DQ4
DQ5
DQ6
DQ7
DQM CS
DQ0
DQ1
DQ2 U15
DQ3
DQ4
DQ5
DQ6
DQ7
A0 ~ An, BA0 & 1
RAS
CAS
WE
CKE0
DQn
VDD
•
Vss
•
SDRAM U0 ~ U15
SDRAM U0 ~ U15
SDRAM U0 ~ U15
SDRAM U0 ~ U15
SDRAM U0 ~ U7 CKE1
VDD
SCL
10KΩ
•
SDRAM U8 ~ U15
Serial PD
WP
A0 A1 A2
SA0 SA1 SA2
SDA
47KΩ
10Ω
Every DQpin of SDRAM
•
Two 0.1uF Capacitors
per each SDRAM
•
To all SDRAMs
CLK0/1/2/3
•
10Ω
•
•
•
3.3pF
U0/U1/U2/U3
U4/U5/U6/U7
U8/U9/U10/U11
U12/U13/U14/U15
REV. 0.0 Dec, 2000