M393B2G70CB0 Datasheet, PDF (11/37 Pages) Samsung semiconductor – 240pin Registered DIMM based on 4Gb C-die

Registered DIMM
datasheet
Rev. 1.0
DDR3 SDRAM
DQS4
DQS4
VSS
CB[35:32]
DQS
DQS
DM
DQ[3:0]
D4
DQS5
DQS5
VSS
DQ[43:40]
DQS
DQS
DM
DQ[3:0]
D5
DQS6
DQS6
VSS
DQ[51:48]
DQS
DQS
DM
DQ[3:0]
D6
DQS7
DQS7
VSS
DQ[59:56]
DQS
DQS
DM
DQ[3:0]
D7
DQS
DQS
DM
DQ[3:0]
D4B
DQS
DQS
DM
DQ[3:0]
D5B
DQS
DQS
DM
DQ[3:0]
D6B
DQS
DQS
DM
DQ[3:0]
D7B
DQS13
DQS13
VSS
CB[39:36]
DQS
DQS
DM
DQ[3:0]
D13
DQS14
DQS14
VSS
DQ[47:44]
DQS
DQS
DM
DQ[3:0]
D14
DQS15
DQS15
VSS
DQ[55:52]
DQS
DQS
DM
DQ[3:0]
D15
DQS16
DQS16
VSS
DQ[63:60]
DQS
DQS
DM
DQ[3:0]
D16
DQS
DQS
DM
DQ[3:0]
D13B
DQS
DQS
DM
DQ[3:0]
D14B
DQS
DQS
DM
DQ[3:0]
D15B
DQS
DQS
DM
DQ[3:0]
D16B
Vtt
Vtt
Integrated Thermal sensor in SPD
SCL
EVENT
EVENT
A0 A1 A2
SDA
SA0 SA1 SA2
Serial PD w/ integrated Thermal sensor
V_DDSPD
V_DD
V_TT
V_REFCA
V_REFDQ
V_SS
Serial PD
D0 - D35
D0 - D35
D0 - D35
D0 - D35
NOTE:
1. See wiring diagrams for resistor values.
2. ZQ pins of each SDRAM are connected to individual RZQ resistors (240 +/-1%)ohms...
S0
S1
BA[N:0]
A[N:0]
RAS
CAS
1:2
WE
R
E
CKE0
G
I
CKE1
S
T
ODT0
E
R
ODT1
CK0
CK0
CK1
CK1
120Ω
PAR_IN
RS0A -> CS0 : SDRAMs D[3:0], D[12:8], D17
RS0B -> CS0 : SDRAMs D[7:4]B, D[16:13] B
RS1A -> CS1 : SDRAMs D[3:0]B, D[12:8]B, D17B
RS1B -> CS1 : SDRAMs D[7:4], D[16:13]
RBA[N:0]A -> BA[N:0]: SDRAMs D[3:0], D[12:8], D17,D[3:0]B, D[12:8]B, D17B
RBA[N:0]B -> BA[N:0]: SDRAMs D[7:4], D[16:13], D[7:4]B, D[16:13]B
RA[N:0]A -> A[N:0]: SDRAMs D[3:0], D[12:8], D17, D[3:0]B, D[12:8]B, D17B
RA[N:0]B -> A[N:0]: SDRAMs D[7:4], D[16:13], D[7:4], D[16:13]B
RRASA -> RAS: SDRAMs D[3:0], D[12:8],D17, D[3:0]B, D[12:8]B, D17B
RRASB -> RAS: SDRAMs D[7:4], D[16:13], D[7:4]B, D[16:13]B
RCASA -> CAS: SDRAMs D[3:0], D[12:8], D17, D[3:0]B, D[12:8]B, D17B
RCASB -> CAS: SDRAMs D[7:4], D[16:13], D[7:4]B, D[16:13]B
RWEA -> WE: SDRAMs D[3:0], D[12:8], D17, D[3:0]B, D[12:8]B, D17B
RWEB -> WE: SDRAMs D[7:4], D[16:13], D[7:4]B, D[16:13]B
RCKE0A -> CKE0: SDRAMs D[3:0], D[12:8], D17
RCKE0B -> CKE0: SDRAMs D[7:4]B, D[16:13]B
RCKE1A -> CKE1: SDRAMs D[3:0], D[12:8]B, D17B
RCKE1B -> CKE1: SDRAMs D[7:4], D[16:13]
RODT0A -> ODT0: SDRAMs D[3:0], D[12:8], D17
RODT0B -> ODT0: SDRAMs D[7:4]B, D[16:13]B
RODT1A -> ODT1: SDRAMs D[3:0]B, D[12:8]B, D17B
RODT1B -> ODT1: SDRAMs D[7:4], D[16:13]
PCK0A -> CK: SDRAMs D[3:0], D[12:8], D17
PCK0B -> CK: SDRAMs D[7:4]B, D[16:13]B
PCK1A -> CK: SDRAMs D[3:0]B, D[12:8]B, D17B
PCK1B -> CK: SDRAMs D[7:4], D[16:13]
PCK0A -> CK: SDRAMs D[3:0], D[12:8], D17
PCK0B -> CK: SDRAMs D[7:4]B, D[16:13]B
PCK1A -> CK: SDRAMs D[3:0]B, D[12:8]B, D17B
PCK1B -> CK: SDRAMs D[7:4], D[16:13]
ERR_OUT
RESET
RST
RST : SDRAMs D[17:0], D[17:0]B
- 11 -