 English |
|
|
|
|
|
|
|
| SAF7115_15 Datasheet, PDF (7/35 Pages) NXP Semiconductors – Multistandard video decoder with super-adaptive comb filter, scaler and VBI data read-back via I2C-bus | |||
| |||
| ◁ |
NXP Semiconductors
SAF7115
Multistandard video decoder
SAF7115_1
Product data sheet
Table 2. Pin allocation table (HTQFP100) â¦continued
Pin Symbol
Pin Symbol
Pin Symbol
77 TEST3
78 TEST4
79 TEST5
81 XPD7
85 XPD4
82 XPD6
86 XPD3
83 VDDD(CORE)
87 XPD2
89 XPD1
90 XPD0
91 XRV
93 VDDD(CORE)
97 TRST_N[1]
94 XCLK
98 TCK[1]
95 XDQ
99 TMS[1]
[1] See Table 4.
Table 3. Pin allocation table (TFBGA160)[1]
Pin Symbol
Pin Symbol
Pin Symbol
Row A
A1 VDDD(IO)
A5 XCLK
A2 TMS[2]
A6 XRH
A3 TRST_N[2]
A7 XPD0
A9 XPD3
A10 XPD5
A11 XPD6
A13 TEST4
Row B
A14 VDDD(IO)
--
B1 XTOUT
B2 TDO[2]
B3 TCK[2]
B5 VDDD(CORE)
B9 XPD4
B13 TEST2
B6 XRV
B10 VDDD(CORE)
B14 TEST3
B7 XPD1
B11 XPD7
--
Row C
C1 XTALO
C2 TDI[2]
C13 HPD0
Row D
D1 XTALI
D6 VSSD(IO)
D10 VSSD(IO)
Row E
D2 VSSA(XTAL)
D7 VSSD(IO)
D11 VSSD(IO)
D4 VSSD(IO)
D8 VSSD(IO)
D13 HPD2
E1 VDDA(XTAL)
E6 VSSD(IO)
E10 VSSD(IO)
Row F
E2 VSSA
E7 VSSD(IO)
E11 VSSD(IO)
E4 VSSD(IO)
E8 VSSD(IO)
E13 VDDD(CORE)
F1 VDDA2
F6 VSSD(IO)
F10 VSSD(IO)
Row G
F2 AI24
F7 VSSD(IO)
F11 VSSD(IO)
F4 VSSD(IO)
F8 VSSD(IO)
F13 HPD5
G1 AI23
G6 VSSD(IO)
G10 VSSD(IO)
Row H
G2 AI2D
G7 VSSD(IO)
G11 VSSD(IO)
G4 VSSD(IO)
G8 VSSD(IO)
G13 HPD7
H1 AI22
H6 VSSD(IO)
H2 VSSA
H7 VSSD(IO)
H4 VSSD(IO)
H8 VSSD(IO)
Rev. 01 â 15 October 2008
Pin Symbol
80 XTRI
84 XPD5
88 VSSD(CORE)
92 XRH
96 XRDY
100 VSSD(IO)
Pin Symbol
A4 XRDY
A8 VSSD(CORE)
A12 XTRI
--
B4 XDQ
B8 XPD2
B12 TEST5
--
C14 TEST1
D5 VSSD(IO)
D9 VSSD(IO)
D14 HPD1
E5 VSSD(IO)
E9 VSSD(IO)
E14 HPD3
F5
F9
F14
VSSD(IO)
VSSD(IO)
HPD4
G5 VSSD(IO)
G9 VSSD(IO)
G14 HPD6
H5 VSSD(IO)
H9 VSSD(IO)
© NXP B.V. 2008. All rights reserved.
7 of 35
|
▷ |
German
Russian
Spanish
Italian
Polish
Chinese
Japanese
Korean
French
Portuguese