PT7C4050 Datasheet, PDF (7/13 Pages) Pericom Semiconductor Corporation – PLL with Integrated VCXO

Data Sheet
PT7C4050
PLL with Integrated VCXO
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
AC Characteristics
Sym
Parameter
Test Condition
Min Typ Max
Unit
DATAIN Input NRZ Data Rates
-
0.008 - 65.536
Mb/s
REF-CLK
OUT1
OUT2
t_R
Input RZ Data and Clock Rates
Nominal Output Frequency
CLK-OUT1
Nominal Output Frequency
CLK-OUT2
Rise Time
-
-
-
0.5V to 2.5V
0.008 - 32.768
12.0
-
out1
/8192
-
0.5
-
61.44
out1
/2
5
Mb/s
MHz
MHz
ns
t_F
SYM 1
SYM 2
RCLK
BW
Fall Time
CLK-OUT1
(Symmetry or Duty cycle)
CLK-OUT2
(Symmetry or Duty cycle)
RCLK
(Symmetry or Duty cycle)
Control Voltage Bandwidth
2.5V to 0.5V
VC = 1.4V
VC = 1.4V
VC = 1.4V
-3 dB, VC = 1.65 V
0.5
-
5
ns
40
-
60
%
45
-
55
%
40
-
60
%
-
25
-
kHz
∆F/∆V C Sensitivity
VC = Vdd/2
-
-
100
ppm/V
NR
OUT1
OUT2
KD
GB
VCXO Negative Resistor
-
-
Nominal Output Frequency on
-75
Loss of Signal:
-
CLK-OUT1/2
-75
Phase Detector Gain
Internal design value
-
Internal design value,
Phase Detector Gain offset
DATAIN and CLKIN is “0”
degree phase difference,
-
OP-Amp gain=2/3
Loop Filter Op-Amp Unity Gain
Band Width
Internal design VALUE.
-
-
-40
Ohm
-
75
ppm from
fo 1
-
75
ppm from
fo 2
0.53 x
-
Data
V/rad
Density
-
TDB
V
750
-
KHz
PT0239L (06/07)
7
Ver: 0