IL75232N Datasheet, PDF (6/6 Pages) Integral Corp. – EIA-232-D INTERFACE 1 CHIP IC

IL75232
CHIP PAD DIAGRAM
Chip marking
75232
18
17 ₁₆
19
15
14 ₁₃
12
20
11
01
10
02
09
03
08
04
05
06
07
Y
(0,0)
2.0
X
Location of marking (mm): left lower corner x=0.942, y=1.506, right higher corner x=1.137, y=1.556.
PAD LOCATION
Pad No
Location (left lower corner), mm
X
Y
01
0.141
0.743
02
0.151
0.466
03
0.151
0.306
04
0.210
0.128
05
0.692
0.149
06
1.174
0.149
07
1.722
0.130
08
1.760
0.333
09
1.760
0.493
10
1.768
0.718
11
1.760
0.928
12
1.711
1.214
13
1.722
1.406
14
1.504
1.424
15
1.220
1.424
16
0.747
1.410
17
0.584
1.424
18
0.165
1.424
19
0.141
1.217
20
0.106
0.929
Note: Size is given as per passivation layer
Pad size, mm
0.102 x 0.102
0.102 x 0.102
0.102 x 0.102
0.102 x 0.102
0.102 x 0.102
0.102 x 0.102
0.102 x 0.102
0.102 x 0.102
0.102 x 0.102
0.102 x 0.102
0.102 x 0.102
0.102 x 0.102
0.102 x 0.102
0.102 x 0.102
0.102 x 0.102
0.102 x 0.102
0.102 x 0.102
0.102 x 0.102
0.102 x 0.102
0.102 x 0.102