HYMD132645D8J-D43 Datasheet, PDF(3/18 Page) Hynix Semiconductor

English

English German Russian Spanish Italian Polish Chinese Japanese Korean French Portuguese	Language :

HYMD132645D8J-D43 Datasheet, PDF (3/18 Pages) Hynix Semiconductor – Unbuffered DDR SDRAM DIMM

◁

FUNCTIONAL BLOCK DIAGRAM

DQS0

DM0

DQ0

DQ1

DQ2

DQ3

DQ4

DQ5

DQ6

DQ7

/CS1

/CS0

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

DQS4

DM4

DQ32

DQ33

DQ34

DQ35

DQ36

DQ37

DQ38

DQ39

DQS1

DM1

DQ8

DQ9

DQ10

DQ11

DQ12

DQ13

DQ14

DQ15

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

DQS5

DM5

DQ40

DQ41

DQ42

DQ43

DQ44

DQ45

DQ46

DQ47

DQS2

DM2

DQ16

DQ17

DQ18

DQ19

DQ20

DQ21

DQ22

DQ23

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS DQS

D10

DQS6

DM6

DQ48

DQ49

DQ50

DQ51

DQ52

DQ53

DQ54

DQ55

DQS3

DM3

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS DQS

D11

DQS7

DM7

DQ56

DQ57

DQ58

DQ59

DQ60

DQ61

DQ62

DQ63

HYMD132645D8J

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS DQS

DD1212

DM /CS

I/O0

I/O1

I/O2

I/O3 D5

I/O4

I/O5

I/O6

I/O7

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

D13

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS DQS

D14

DM /CS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

DQS

I/O0

I/O1

I/O2

I/O3

I/O4

I/O5

I/O6

I/O7

/CS

D15

DQS

VDD SPD

VDD /VDDQ

VREF

VSS

VDDID

BA0-BA1

A0-A11

CKE1

/RAS

/CAS

CKE

/WE

Rev. 0.0 / Apr. 2003

SPD

DO-D15

Strap:see Note 4

*Clock Wiring

Clock Input

SDRAMs

*CK0, /CK0

*CK1, /CK1

*CK2, /CK2

4 SDRAMs

6 SDRAMs

*Wire per Clock Loading

Table/Wiring Diagrams

SCL

Serial PD

A0 A1 A2

SA0 SA1 SA2

SDA

BA0-BA1 : SDRAMs D0-D15

A0-A11 : SDRAMs D0-D15

CKE : SDRAMs D8-D15

/RAS : SDRAMs D0-D15

/CAS : SDRAMs D0-D15

CKE : SDRAMs D0-D7

/WE : SDRAMs D0-D15

Note :

1. DQ-to-I/O wiring is shown as recommended but may

be changed.

2. DQ/DQS/DM/CKE/S relationships must be maintained

as shown.

3. DQ, DQS, DM/DQS resistors : 22 Ohms ? 5%.

4. VDDID strap connections

(for memory device VDD, VDDQ):

STRAP OUT (OPEN) : VDD = VDDQ

STRAP IN (VSS) : VDD ?V DDQ

5. BAx, Ax, RAS, CAS, WE resistors : 3 Ohms ? 5%

▷