EBE11UD8AHWA Datasheet, PDF (8/28 Pages) Elpida Memory – 1GB Unbuffered DDR2 SDRAM DIMM

EBE11UD8AHWA
Block Diagram
/CS1
/CS0
/DQS0
DQS0
DM0
RS1
RS1
RS1
DQ0 to DQ7
8 RS1
DM /CS DQS /DQS
DQ0 ^D0
to DQ7
/DQS1 ^RS1
DQS1 ^RS1
DM1 ^RS1
DQ8 to DQ15
8 RS1
DM /CS DQS /DQS
DQ0 _D1
to DQ7
RS1
/DQS2
RS1
DQS2
DM2 ^RS1
DQ16 to DQ23
8 RS1
DM /CS DQS /DQS
DQ0 _D2
to DQ7
RS1
/DQS3
RS1
DQS3
DM3 ^RS1
DQ24 to DQ31
8 RS1
DM /CS DQS /DQS
DQ0 D3
to DQ7
DM /CS DQS /DQS
DQ0 ^D9
to DQ7
DM /CS DQS /DQS
DQ0
to DQ7
D10
DM /CS DQS /DQS
DQ0 _D11
to DQ7
DM /CS DQS ^/DQS
DQ0 _D12
to DQ7
/DQS4
DQS4
DM4
RS1
RS1
RS1
DQ32 to DQ39
8 RS1
DM /CS DQS /DQS
DQ0 ^D4
to DQ7
DM /CS DQS /DQS
DQ0 ^D13
to DQ7
/DQS5
DQS5
DM5
RS1
RS1
RS1
DQ40 to DQ47
8 RS1
DM /CS DQS /DQS
D5 ^DQ0
to DQ7
DM /CS DQS /DQS
DQ0
to DQ7
D14
/DQS6
DQS6
DM6
RS1
RS1
RS1
DQ48 to DQ55
8 RS1
DM /CS DQS /DQS
DQ0 _D6
to DQ7
DM /CS DQS /DQS
DQ0 _D15
to DQ7
/DQS7
DQS7
DM7
RS1
RS1
RS1
DQ56 to DQ63
8 RS1
DM /CS DQS ^/DQS
DQ0 _D7
to DQ7
DM /CS DQS ^/DQS
DQ0 _D16
to DQ7
RS2
BA0 to BA1
RS2
A0 to A13
RS2
/RAS
RS2
/CAS
RS2
/WE
CKE0
CKE1
ODT0
ODT1
VDDSPD
VREF
VDD
VSS
BA0 to BA1: SDRAMs (D0 to D7, D9 to D16)
A0 to A13: SDRAMs (D0 to D7, D9 to D16)
/RAS: SDRAMs (D0 to D7, D9 to D16)
/CAS: SDRAMs (D0 to D7, D9 to D16))
/WE: SDRAMs (D0 to D7, D9 to D16)
CKE: SDRAMs (D0 to D7)
CKE: SDRAMs (D9 to D16)
ODT:SDRAMs (D0 to D7)
ODT:SDRAMs (D9 to D16)
SPD
SDRAMs (D0 to D7, D9 to D16)
SDRAMs (D0 to D7, D9 to D16)
SDRAMs (D0 to D7, D9 to D16)
* D0 to D15 : 512M bits DDR2 SDRAM
U0 : 2k bits EEPROM
Rs1 : 22Ω
Rs2 : 7.5Ω
Serial PD
SCL
SCL
SDA
SDA
SA0
A0 _U0
SA1
A1
SA2
A2 WP
Notes :
1. DQ wiring may be changed within a byte.
2. DQ, DQS, /DQS, ODT, DM, CKE, /CS relationships
must be meintained as shown.
3. Refer to the appropriate clock wiring topology
under the DIMM wiring details section of this document.
Preliminary Data Sheet E1028E10 (Ver. 1.0)
8