EBE41FE4ABHD Datasheet, PDF (7/22 Pages) Elpida Memory – 4GB Fully Buffered DIMM

EBE41FE4ABHD
Block Diagram
VSS
/CS1
/CS0
DQS0
/DQS0
4
DQ0 to DQ3
DM /CS DQS /DQS
DQ0
to DQ3
D0
DQS1
/DQS1
4
DQ8 to DQ11
DQS2
/DQS2
4
DQ16 to DQ19
DQS3
/DQS3
4
DQ24 to DQ27
DQS4
/DQS4
4
DQ32 to DQ35
DQS5
/DQS5
4
DQ40 to DQ43
DM /CS DQS /DQS
DQ0
to DQ3
D1
DM /CS DQS /DQS
DQ0
to DQ3
D2
DM /CS DQS /DQS
DQ0
to DQ3
D3
DM /CS DQS /DQS
DQ0
to DQ3
D4
DM /CS DQS /DQS
DQ0
to DQ3
D5
DQS6
/DQS6
4
DQ48 to DQ51
DQS7
/DQS7
4
DQ56 to DQ59
DQS8
/DQS8
4
CB0 to CB3
DM /CS DQS /DQS
DQ0
to DQ3
D6
DM /CS DQS /DQS
DQ0
to DQ3
D7
DM /CS DQS /DQS
DQ0
to DQ3
D8
DM /CS DQS /DQS
DQ0
to DQ3
D18
DM /CS DQS /DQS
DQ0
to DQ3 D19
DM /CS DQS /DQS
DQ0
to DQ3
D20
DM /CS DQS /DQS
DQ0
to DQ3
D21
DM /CS DQS /DQS
DQ0
to DQ3
D22
DM /CS DQS /DQS
DQ0
to DQ3 D23
DM /CS DQS /DQS
DQ0
to DQ3
D24
DM /CS DQS /DQS
DQ0
to DQ3
D25
DM /CS DQS /DQS
DQ0
to DQ3
D26
DQS9
/DQS9
4
DQ4 to /DQ7
DQS10
/DQS10
4
DQ12 to DQ15
DQS11
/DQS11
4
DQ20 to DQ23
DQS12
/DQS12
4
DQ28 to DQ31
DQS13
/DQS13
4
DQ36 to DQ39
DQS14
/DQS14
4
DQ44 to DQ47
DQS15
/DQS15
4
DQ52 to DQ55
DQS16
/DQS16
4
DQ60 to DQ63
DQS17
/DQS17
4
CB4 to CB7
DM /CS DQS /DQS
DQ0
to DQ3
D9
DM /CS DQS /DQS
DQ0
to DQ3 D10
DM /CS DQS /DQS
DQ0
to DQ3
D11
DM /CS DQS /DQS
DQ0
to DQ3
D12
DM /CS DQS /DQS
DQ0
to DQ3
D13
DM /CS DQS /DQS
DQ0
to DQ3
D14
DM /CS DQS /DQS
DQ0
to DQ3
D15
DM /CS DQS /DQS
DQ0
to DQ3
D16
DM /CS DQS /DQS
DQ0
to DQ3
D17
DM /CS DQS /DQS
DQ0
to DQ3
D27
DM /CS DQS /DQS
DQ0
to DQ3 D28
DM /CS DQS /DQS
DQ0
to DQ3
D29
DM CS DQS /DQS
DQ0
to DQ3
D30
DM /CS DQS /DQS
DQ0
to DQ3
D31
DM /CS DQS /DQS
DQ0
to DQ3 D32
DM /CS DQS /DQS
DQ0
to DQ3
D33
DM /CS DQS /DQS
DQ0
to DQ3
D34
DM /CS DQS /DQS
DQ0
to DQ3
D35
PN0 to PN13
/PN0 to /PN13
PS0 to PS9
/PS0 to /PS9
DQ0 to DQ63
CB0 to CB7
A
DQS0 to DQS17
M
/DQS0 to /DQS17
B
SCL
SDA
SA1 to SA2
SA0
/RESET
SCK/ /SCK
SN0 to SN13
/SN0 to /SN13
SS0 to SS9
/SS0 to /SS9
/CS0 -> /CS (D0 to D17)
CKE0 -> CKE (D0 to D17)
/CS1 -> /CS (D18 to D35)
CKE1 -> CKE (D18 to D35)
ODT -> ODT (all SDRAMs)
BA0 to BA2 (all SDRAMs)
A0 to A13 (all SDRAMs)
/RAS (all SDRAMs)
/CAS (all SDRAMs)
/WE (all SDRAMs)
CK/ /CK
All address/command/control/clock
VTT
Serial PD
SCL _U0 SDA
WP A0 A1 A2
SA0 SA1 SA2
* D0 to D35 : 1G bits DDR2 SDRAM
U0 : 256 bytes EEPROM
VTT
VCC
VDDSPD
VDD
VREF
VSS
Notes:
1. DQ wiring may be changed within a nibble.
2. There are two physical copies of each address/command/control/clock
3. There are four physical copies of each clock.
Teminators
AMB
SPD, AMB
D0 to D35, AMB
D0 to D35
D0 to D35, SPD, AMB
Preliminary Data Sheet E0931E20 (Ver. 2.0)
7