CY29976_08 Datasheet, PDF (2/9 Pages) Cypress Semiconductor – 3.3V, 125-MHz, Multi-Output Zero Delay Buffer

Logic Block Diagram
P E C L_C LK
PEC L_C LK#
VCO _SEL
P LL_E N
R EF_SEL
TC LK 0
0
TC LK 1
1
TC LK _S E L
F B _ IN
P hase
D e te c to r
VCO
0
1
LPF
DQ
S ync
F rz
DQ
S ync
F rz
M R # /O E
P o w e r-O n
R eset
S E L A (0 ,1 )
2
S E L B (0 ,1 )
2
S E L C (0 ,1 )
2
F B _ S E L (0 :2 )
3
S C LK
SDATA
IN V _ C L K
/2 , /6 , /4 , /1 2
/2 , /6 , /4 , /1 0
/8 , /2 , /6 , /4
/4 , /6 , /8 , /1 0
S y n c P u ls e
D a ta G e n e ra to r
O u tp u t D is a b le
12
C irc u itry
Pinouts
DQ
S ync
F rz
DQ
S ync
F rz
DQ
DQ
S ync
F rz
S ync
F rz
VSS
MR#/OE
SCLK
SDATA
FB_SEL2
PLL_EN
REF_SEL
TCLK_SEL
TCLK0
TCLK1
PECL_CLK
PECL_CLK#
VDD
52 51 50 49 48 47 46 45 44 43 42 41 40
1
39
2
38
3
37
4
36
5
35
6
34
7 _CY29976 33
8
32
9
31
10
30
11
29
12
28
13
27
14 15 16 17 18 19 20 21 22 23 24 25 26
VSS
QB0
VDDC
QB1
VSS
QB2
VDDC
QB3
FB_IN
VSS
FB_OUT
VDDC
FB_SEL0
CY29976
Q A0
Q A1
Q A2
Q A3
Q B0
Q B1
Q B2
Q B3
QC0
QC1
QC2
QC3
FB_O UT
SYNC
Document #: 38-07413 Rev. *B
Page 2 of 9
[+] Feedback