S6E2H1 Datasheet, PDF (106/157 Pages) SPANSION – processor version

S6E2H1 Series
同期シリアル チップセレクト使用時(SPI = 1, SCINV = 0, MS=0, CSLVL=1)
項目
記号
条件
VCC < 4.5 V
最小
最大
SCS↓→SCK↓セットアップ
時間
SCK↑→SCS↑ホールド時間
SCS ディセレクト時間
SCS↓→SCK↓セットアップ
時間
SCK↑→SCS↑ホールド時間
t_CSSI
t_CSHI
t_CSDI
t_CSSE
t_CSHE
内部
シフト
クロック
動作
外部
シフト
(*1)-50
(*2)+0
(*3)-50
+5t_CYCP
3t_CYCP+30
0
SCS ディセレクト時間
SCS↓→SOT 遅延時間
t_CSDE
t_DSE
クロック
動作
3t_CYCP+30
-
SCS↑→SOT 遅延時間
t_DEE
0
(*1): CSSU ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
(*1)+0
(*2)+50
(*3)+50
+5t_CYCP
-
-
-
40
-
(*2): CSHD ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
(*3): CSDS ビット値×シリアルチップセレクトタイミング動作クロック周期[ns]
(V_CC = 2.7V ~ 5.5V, V_SS = 0V)
VCC ≧4.5 V
最小
最大
単位
(*1)-50
(*1)+0
ns
(*2)+0
(*2)+50
ns
(*3)-50
+5t_CYCP
(*3)+50
+5t_CYCP
ns
3t_CYCP+30
-
ns
0
-
ns
3t_CYCP+30
-
ns
-
40
ns
0
-
ns
＜注意事項＞
− tCYCP は、APB バスクロックのサイクル時間です。
マルチファンクションシリアルが接続されている APB バス番号については「8.ブロックダイヤグラム」を参照してください。
− CSSU, CSHD, CSDS, シリアルチップセレクトタイミング動作クロックは『FM4 ファミリ ペリフェラルマニュアル』を参照
してください。
− 外部負荷容量 CL = 30 pF 時
Document Number: 001-99424 Rev.*B
Page 106 of 157