LP62S2048A-I Datasheet, PDF (3/17 Pages) AMIC Technology – 256K X 8 BIT LOW VOLTAGE CMOS SRAM

LP62S2048A-I Series
Pin Configurations
n SOP
n TSOP/(TSSOP)
n CSP (Chip Size Package)
36-pin Top View
A17
1
A16
2
A14
3
A12
4
A7
5
A6
6
A5
7
A4
8
A3
9
A2
10
A1
11
A0
12
I/O1
13
I/O2
14
I/O3
15
GND 16
32 VCC
31 A15
30 CE2
29 WE
28 A13
27 A8
26 A9
25 A11
24 OE
23
A10
22 CE1
21
I/O8
20
I/O7
19
I/O6
18
I/O5
17
I/O4
16
1
17
32
1
2
3
4
5
6
A ^A0
A1 CE2 A3
A6
A8
B I/O5 A2 WE A4 A7 I/O1
C I/O6
NC A5
I/O2
D GND
VCC
E VCC
GND
F I/O7
NC A17
I/O3
G I/O8 OE CE1 A16 A15 I/O4
H A9 A10 A11 A12 A13 A14
Pin No.
Pin
Name
Pin No.
Pin
Name
1
2
A11 A9
17 18
A3 A2
3
4
5
6
7
8
9
10 11 12 13 14 15 16
A8 A13 WE CE2 A15 VCC A17 A16 A14 A12 A7 A6 A5 A4
19 20 21 22 23 24 25 26 27 28 29 30 31 32
A1 A0 I/O1 I/O2 I/O3 GND I/O4 I/O5 I/O6 I/O7 I/O8 CE1 A10 OE
Block Diagram
A0
A15
A16
A17
I/O1
I/O8
ROW
DECODER
1024 X 2048
MEMORY ARRAY
VCC
GND
INPUT DATA
CIRCUIT
COLUMN I/O
CE2
CE1
CONTROL
OE
CIRCUIT
WE
PRELIMINARY (June, 2002, Version 0.0)
3
AMIC Technology, Inc.